接下來為大家介紹PCB設(shè)計(jì)如何做好接地設(shè)計(jì)？

　　接地?zé)o疑是PCB系統(tǒng)設(shè)計(jì)中最困難的問題之一。盡管其概念相對簡單，但實(shí)現(xiàn)起來很復(fù)雜，并且不幸的是，它沒有一種可以用詳細(xì)步驟描述的簡潔方法來確保良好的結(jié)果，但是如果某些細(xì)節(jié)處理不當(dāng)，則可能導(dǎo)致頭痛。

　　對于線性系統(tǒng)，地面是信號的參考點(diǎn)。不幸的是，在單極電源系統(tǒng)中，它也作為電源電流的環(huán)路被ACTS占用。接地策略應(yīng)用不當(dāng)可能會嚴(yán)重?fù)p壞高精度線性系統(tǒng)的性能。

　　接地對于所有模擬PCB設(shè)計(jì)都是重要的問題，在基于PCB的電路中正確實(shí)現(xiàn)接地也同樣重要。幸運(yùn)的是，PCB環(huán)境中固有一些高質(zhì)量的接地原理，尤其是接地層的使用。由于此因素是基于pcb的模擬PCB設(shè)計(jì)的顯著優(yōu)勢之一，因此在本文中我們將重點(diǎn)介紹它。

　　我們必須管理接地的其他方面，包括控制可能導(dǎo)致性能下降的雜散接地和信號返回電壓。這些電壓可能是由于外部信號耦合，公共電流引起的，或者僅僅是由于接地線中的IR電壓降過大所致。正確的布線，布線的大小以及差分信號處理和接地隔離技術(shù)使我們能夠控制這種寄生電壓。

　　我們將討論的一個重要主題是用于模擬/數(shù)字混合信號環(huán)境的接地技術(shù)。實(shí)際上，高質(zhì)量的接地問題可以而且必須影響混合信號PCB設(shè)計(jì)的總體布局原則。

　　當(dāng)前的信號處理系統(tǒng)通常需要混合信號設(shè)備，例如ADC，DAC和快速數(shù)字信號處理器（DSP）。由于需要處理具有寬動態(tài)范圍的模擬信號，因此必須使用高性能ADC和DAC。在惡劣的數(shù)字環(huán)境中保持寬動態(tài)范圍和低噪聲與采用良好的高速電路PCB設(shè)計(jì)技術(shù)密切相關(guān)，包括適當(dāng)?shù)男盘柌季€，去耦和接地。

　　在過去，“高精度，低速”電路被認(rèn)為與所謂的“高速”電路不同。對于ADC和DAC，通常將采樣（或更新）頻率用作判別速度標(biāo)準(zhǔn)。但是，以下兩個示例表明，實(shí)際上，當(dāng)今大多數(shù)信號處理技術(shù)都是真正的“高速”，因此必須將其視為保持高性能的此類設(shè)備。 DSP，ADC和DAC都是如此。

　　所有適合信號處理應(yīng)用的采樣ADC（帶有內(nèi)置采樣保持電路的ADSC）均以具有快速上升和下降時(shí)間（通常為納秒）的高速時(shí)鐘工作，即使吞吐量似乎是低。例如，一個中速12位逐次逼近（SAR）ADC可以在10 MHz的內(nèi)部時(shí)鐘上運(yùn)行，采樣率僅為500 kSPS。

　　Σ-ΔADC具有高采樣率，因此也需要高速時(shí)鐘。甚至吞吐率范圍從10 Hz到7.5 kHz的高分辨率所謂的“低頻”工業(yè)測量ADC（例如ad77xx系列）也可以在5 MHz或更高的時(shí)鐘頻率下工作，并提供高達(dá)24位的分辨率。

　　更復(fù)雜的是，混合信號IC同時(shí)具有模擬和數(shù)字端口，因此如何使用適當(dāng)?shù)慕拥丶夹g(shù)就變得更加復(fù)雜。此外，某些混合信號集成電路的數(shù)字電流相對較低，而其他混合信號集成電路的數(shù)字電流較高。在許多情況下，這兩種類型的IC需要不同的處理以實(shí)現(xiàn)最佳接地。

　　數(shù)字和模擬PCB設(shè)計(jì)工程師傾向于從不同角度看待混合信號設(shè)備。本文的目的是說明適用于大多數(shù)混合信號設(shè)備的通用接地原理，而無需了解內(nèi)部電路的細(xì)節(jié)。

　　從上面可以明顯看出，沒有關(guān)于接地問題的快速手冊。不幸的是，我們無法提供能夠保證成功接地的技術(shù)列表。我們只能說忽略某些事情可能會導(dǎo)致一些問題。在一個頻率范圍內(nèi)有效的內(nèi)容可能在另一頻率范圍內(nèi)無效。需求也有沖突。解決接地問題的關(guān)鍵是了解電流的流向。
責(zé)任編輯：YYX