隨著工藝的進(jìn)步和缺陷率的不斷降低，GaN在交直流電力轉(zhuǎn)換、改變電壓電平、并且以一定數(shù)量的函數(shù)確?？煽侩娏?yīng)的電子電源中的優(yōu)勢(shì)越來(lái)越明顯。電源設(shè)計(jì)人員正在重新思考電路的設(shè)計(jì)，試圖尋找能充分發(fā)揮全新GaN晶體管潛能又能避免負(fù)面影響的方法來(lái)創(chuàng)造電源系統(tǒng)。思考這類問(wèn)題時(shí)通常的思路是在現(xiàn)有組件中尋找解決方案—GaN開關(guān)，Si開關(guān)驅(qū)動(dòng)器，高速開關(guān)控制器，以及功率電感器、變壓器和電容器等總體設(shè)計(jì)中的部件。生產(chǎn)電源產(chǎn)品的集成電路(IC) 制造商如果能用共同設(shè)計(jì)的器件提供系統(tǒng)級(jí)解決方案，甚至在模塊封裝中集成多個(gè)芯片，就能夠大大提高電源設(shè)計(jì)可能性。

對(duì)于電源設(shè)計(jì)人員來(lái)說(shuō)，驅(qū)動(dòng)eGaN器件需要考慮的因素：

(1)低閾值電壓

GaN FET 的閾值電壓一般低于1.5V ，最小值低至0.7V ，相比很多MOSFETs低，但它隨溫度幾乎平緩變化。低閾值電壓帶來(lái)的問(wèn)題：

1)在實(shí)際電路中柵極驅(qū)動(dòng)路徑上會(huì)存在漏電感以及柵電容，這些寄生因素在開關(guān)瞬態(tài)會(huì)引起振蕩， 一些小幅度的電壓上升通?？赡軙?huì)被柵極檢測(cè)到， 導(dǎo)致誤開啟甚至穿通。

2)最常用到的柵驅(qū)動(dòng)電路是推拉輸出結(jié)構(gòu)( 如圖表4)，利用P型FET作為高端， N型FET作為低端。當(dāng)驅(qū)動(dòng)功率MOS 時(shí)，通常將一個(gè)二極管并聯(lián)在柵極電阻上來(lái)控制開啟速度而不影響關(guān)斷速度。但是，對(duì)于GaN來(lái)說(shuō)，此電路不能使用。因?yàn)槎O管的正向壓降可能會(huì)大于閾值電壓的最小值，阻斷GaN FET 的關(guān)斷。

3)由于雜散電感的存在，它與寄生的電容在柵極會(huì)引起較大的噪聲電壓，導(dǎo)致誤開啟。

圖4.傳統(tǒng)MOSFET 柵驅(qū)動(dòng)結(jié)構(gòu)

(2)柵源電壓上限要求嚴(yán)格：VGS(MAX)=6V。一方面， VGS必須被設(shè)定在5.5V 以下來(lái)預(yù)留0.5V 的安全余量。另一方面，從Rds(ON) 與VGS曲線看出，在VGS=4.5-5.5V 時(shí)， Rds(ON)可以達(dá)到最小值，意味著降低傳導(dǎo)損耗。綜合考慮，將VGS設(shè)置在5V。柵源電壓設(shè)計(jì)要求帶來(lái)的問(wèn)題：必須對(duì)柵源電壓進(jìn)行嚴(yán)格控制， 避免損壞GaN FET功率管柵極，適用于MOSFETs驅(qū)動(dòng)的普通偏置不能被直接使用。

圖表5 自舉箝位技術(shù)

在自舉電路中進(jìn)行箝位設(shè)計(jì)（如圖表5），可以保證VGS低于6V。開啟驅(qū)動(dòng)過(guò)程中的充電，可能會(huì)引起一個(gè)欠阻尼震蕩，從而引起過(guò)沖， 導(dǎo)致?lián)p壞。所以可以通過(guò)限制充電速度的方法，及串聯(lián)電阻在充電支路，從而得到克服。

(3)GaN FET 反向?qū)?/p>

GaN FET 的IV 轉(zhuǎn)移特性曲線如圖表6所示，從圖可以看出GaN FET 可以反向?qū)?。反向?qū)ㄌ匦源媪似胀∕OSFET 體二極管的續(xù)流作用，但其較高的反向?qū)▔航狄鹆诵碌膯?wèn)題。

圖表6 GaN FET 的IV 轉(zhuǎn)移特性曲線

問(wèn)題1：反向?qū)▔航递^大。如圖表7所示，當(dāng)?shù)投薋ET 導(dǎo)通時(shí)， VCC通過(guò)自舉二極管對(duì)自舉電容進(jìn)行充電，充電后的電容為高端FET提供偏置，該技術(shù)運(yùn)用到GaN FET 時(shí)，自舉電容兩端的電壓：Vboot=Vcc-VF+Vsd _ Q1。VF為二極管壓降，VCC通常為 5V，由于Vsd_Q1會(huì)隨著負(fù)載電流的增加而迅速增加， 使得Vboot的值會(huì)很快上升至超出最大電壓6V ，高端FET受損。

圖表7.自舉技術(shù)驅(qū)動(dòng)高端FET

問(wèn)題2：反向?qū)ㄔ斐奢^大損耗， 降低了系統(tǒng)效率。根據(jù)圖表6所示的GaN FET 的IV 轉(zhuǎn)移特性，反向?qū)〞r(shí)柵源電壓決定了反向?qū)ǖ拈_啟程度， 柵源電壓的負(fù)向過(guò)沖造成反向?qū)ǖ淖杩乖龃?，如此造成大?fù)載電流時(shí)的功率管熱損耗非?？捎^，所以需要負(fù)向過(guò)沖盡量小。

(4) EMI 問(wèn)題

由于GaN可以工作在較高的頻率， 所以存在較大的dV/dt ，。這將會(huì)引起嚴(yán)重的EMI 問(wèn)題?？梢圆捎脭U(kuò)頻或者柵極分段驅(qū)動(dòng)的方式，進(jìn)行改善。同樣該方法可以解決問(wèn)題(1)中提及的柵極振蕩引起的誤動(dòng)作問(wèn)題。

針對(duì)上述問(wèn)題，IC供應(yīng)商提供的解決方案是將上述提到的FET，驅(qū)動(dòng)器以及為開關(guān)提供支持的無(wú)源器件封裝在同一個(gè)模塊中(圖表8所示)，這樣將會(huì)極大地減少SMPS的大小和組件數(shù)量。物理尺寸的減少也將意味著系統(tǒng)制造成本的降低，以及基于GaN設(shè)計(jì)的高效率。

圖表8集成GaN開關(guān)柵極驅(qū)動(dòng)器模塊

降低設(shè)計(jì)復(fù)雜度與縮小解決方案尺寸同樣重要。一個(gè)驅(qū)動(dòng)器開關(guān)模塊將芯片間的連接線減小到盡可能短的長(zhǎng)度，從而最大限度地縮短了延遲時(shí)間，并減少了那些使開關(guān)脈沖輸出失真的寄生阻抗。一款設(shè)計(jì)良好的模塊將大大減少多芯片設(shè)計(jì)的寄生因子，其中的某些因子會(huì)減少一個(gè)數(shù)量級(jí)，甚至更多。

提供系統(tǒng)級(jí)解決方案的另外一個(gè)重要因素是控制器，這款器件必須在GaN支持的高頻率下運(yùn)行，必須實(shí)時(shí)地對(duì)輸出電壓的變化做出響應(yīng)。其時(shí)間分辨率也必須符合精確脈寬要求，以最大限度地減小死區(qū)時(shí)間內(nèi)的傳導(dǎo)損耗。幸運(yùn)的是，現(xiàn)有的數(shù)字電源控制器可以滿足這些要求，從而提供可被用于系統(tǒng)其它位置的額外性能和I/O功能。Ti提供數(shù)字電源控制方面的全面專業(yè)知識(shí)，這些知識(shí)與公司的電源技術(shù)一起，提供針對(duì)GaN穩(wěn)壓和受控開關(guān)的系統(tǒng)級(jí)解決方案。

另外還需要針對(duì)基于GaN設(shè)計(jì)的磁性元件設(shè)計(jì)，因?yàn)槟壳按判栽匀辉诠璨牧纤鶎?shí)現(xiàn)的頻率下工作。電源制造商和GaN研究機(jī)構(gòu)通力協(xié)作，隨著基于GaN的電源組件不斷上市，并且供應(yīng)量在不斷的增加，磁性元件供應(yīng)商將會(huì)收到客戶的大量請(qǐng)求，要求他們引入支持這項(xiàng)技術(shù)的組件。一旦條件成熟，業(yè)界就能夠在很多電源應(yīng)用中充分利用GaN所帶來(lái)的優(yōu)勢(shì)。