XCZU3EG開發(fā)筆記之gpio_emio?
米爾XCZU3EG系列開發(fā)板MYD-CZU3EG以超高性能著稱，下面用這款板子做一個演示。
開發(fā)環(huán)境：vivado 2017.4，開發(fā)板型號：米爾MYD-CZU3EG， 主芯片XCZU3EG-1SFVC784。這個系列板子還有4EV，5EV等版本，手里的3EG版本不支持SFP,因此板上相應(yīng)接口（白色部分）是空貼的。
生成的vivado工程（如果不知道如何生成可以參考前面的工程）
Step1新建Block Design
點擊OK
Step2添加PS的IP核并配置
點擊這個Add IP添加IP核
輸入mpsoc，然后雙擊Zynq UltraScale+MPSoC添加mpsoc核
zynq mpsoc核如下圖所示
雙擊zynq mpsoc核導(dǎo)入配置文件
Presets-->Apply Configuration
這里導(dǎo)入的是gpio_emio.tcl配置文件
配置完成后，如下圖所示
在gpio管腳上右擊選擇Make External，引出的gpio管腳如下圖所示
……
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
新品上市！AMD Zynq UltraScale+MPSoC EG異構(gòu)多處理開發(fā)平臺
米爾電子發(fā)布新品：基于AMDZynqUltraScale+MPSoCEG平臺的MYC-CZU3EG-V3核心板及開發(fā)板。核心板提供4GBDDR4/8GBeMMC的工業(yè)級和商業(yè)級2個型號供選擇
探索Murata Type2EG BLE評估套件：從入門到實踐
的Type2EG BLE評估套件（Type2EG EVK）為開發(fā)者提供了一個便捷的平臺，用于評估和開發(fā)基于Type2EG BLE模塊的應(yīng)用。
Amphenol “El Sharko” 3U VPX開發(fā)機箱：電子工程師的理想之選
Amphenol “El Sharko” 3U VPX開發(fā)機箱：電子工程師的理想之選 在電子工程領(lǐng)域，快速、高效且靈活的開發(fā)平臺對于產(chǎn)品的研發(fā)至關(guān)重要。Amphenol的 “El Sh
GPIO、PWM、ADC，到底怎么區(qū)分？
在嵌入式開發(fā)中，我們經(jīng)常聽到GPIO、PWM、ADC這些術(shù)語。初學(xué)者常常搞不清楚它們的區(qū)別和用途：“它們不是都是和電平有關(guān)嗎？為什么還要分這么多種？”今天，我們就把這些基礎(chǔ)概念講清楚，讓你在動手開發(fā)
EG8010 SPWM芯片數(shù)據(jù)手冊
電子發(fā)燒友網(wǎng)站提供《EG8010 SPWM芯片數(shù)據(jù)手冊.pdf》資料免費下載
發(fā)表于 09-23 15:20
?3次下載
【VPX361】青翼凌云科技基于3U VPX總線架構(gòu)的XCZU47DR射頻收發(fā)子模塊
VPX361是一款基于3U VPX總線架構(gòu)的8路射頻收發(fā)子模塊，板卡采用1片XCZU47DR RFSOC來實現(xiàn)8路射頻信號的高速采集、信號生成以及處理，并進行智能目標(biāo)識別。
【TES817】青翼凌云科技基于XCZU19EG FPGA的高性能實時信號處理平臺
板卡概述TES817是一款基于ZU19EGFPGA的高性能實時信號處理平臺，該平臺采用1片高性能的FPGA：XCZU19EG-2FFVC1760I作為主處理器，F(xiàn)PGA的PL端外掛1組72位
光纖圖像處理卡設(shè)計原理圖：520-基于ZU15EG 適配AWR2243的雷達驗證底板 XCZU15EG架構(gòu)高速信號處理板
高速信號處理, FPGA光纖, 光纖圖像處理, XCZU15EG架構(gòu)
PZ/璞致【PZ-ZU19EG-KFB】—ZYNQ UltraScale + 賦能異構(gòu)計算與高性能嵌入式系統(tǒng)開發(fā)
璞致電子推出的PZ-ZU19EG-KFB開發(fā)板采用Xilinx ZYNQ UltraScale+ XCZU19EG核心，集成了四核Cortex-A53、雙核Cortex-R5F和1143K邏輯單元
【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 異構(gòu)架構(gòu)下的智能邊緣計算標(biāo)桿
璞致電子推出PZ-ZU15EG-KFB異構(gòu)計算開發(fā)板，搭載Xilinx ZYNQ UltraScale+ XCZU15EG芯片，整合四核ARM Cortex-A53、雙核Cortex-R5F
XILINX XCZU67DR FPGA完整原理圖
電子發(fā)燒友網(wǎng)站提供《XILINX XCZU67DR FPGA完整原理圖.pdf》資料免費下載
發(fā)表于 05-30 15:29
?26次下載
迅為RK3568開發(fā)板驅(qū)動指南GPIO子系統(tǒng)GPIO子系統(tǒng)API函數(shù)的引入
迅為RK3568開發(fā)板驅(qū)動指南GPIO子系統(tǒng)GPIO子系統(tǒng)API函數(shù)的引入
迅為RK3568驅(qū)動指南GPIO子系統(tǒng) GPIO操作函數(shù)實驗
迅為電子RK3568開發(fā)板驅(qū)動指南GPIO子系統(tǒng) GPIO操作函數(shù)實驗
527-基于3U VPX XCZU15EG+TMS320C6678的信號處理板
ZynqUltraScale+系列FPGA XCZU15EG，一片TI公司的多核浮點處理器TMS320C6678，一片STM32 MCU用于板卡狀態(tài)監(jiān)控、電源控制及健康管理功能，板卡集成多片DDR、Flash
基于小凌派RK2206開發(fā)板：OpenHarmony如何使用IoT接口控制GPIO中斷
1、實驗簡介本實驗將演示如何在小凌派-RK2206開發(fā)板上使用IOT庫的GPIO中斷模式，進行GPIO編程開發(fā)。例程將創(chuàng)建一個任務(wù)，通過配置GPIO
評論