哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線(xiàn)課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA和ASIC電路的時(shí)間敏感網(wǎng)IP

加賀富儀艾電子 ? 來(lái)源:富士通電子 ? 2020-04-27 16:27 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

SoC 設(shè)計(jì)與應(yīng)用技術(shù)領(lǐng)導(dǎo)廠商Socionext Inc.(以下“公司”)近日宣布成功開(kāi)發(fā)了基于FPGAASIC電路的時(shí)間敏感網(wǎng)絡(luò)(Time Sensitive Network, TSN)IP。該IP符合下一代以太網(wǎng)TSN(通信標(biāo)準(zhǔn)IEEE 802.1 Subset)及其評(píng)估環(huán)境,旨在為工業(yè)應(yīng)用提供具有確定性的以太網(wǎng)。

TSN IP 評(píng)估板

Socionext在高速網(wǎng)絡(luò)SoC及IP的設(shè)計(jì)開(kāi)發(fā)方面擁有30多年的經(jīng)驗(yàn),期望通過(guò)提供最新的工業(yè)以太網(wǎng)解決方案助力推進(jìn)工業(yè)物聯(lián)網(wǎng)。公司最新開(kāi)發(fā)的高性能TSN IP展現(xiàn)出了卓越的性能,其主要包括支持適用于工業(yè)設(shè)備之間通信的雙口菊花鏈拓?fù)洹? Gbps高速操作、400 ns以下低延遲,及0.1微秒(μs)以下低抖動(dòng)。

除了支持TSN外,該IP技術(shù)還可支持需要快速響應(yīng)控制的運(yùn)動(dòng)控制器,以及應(yīng)用于網(wǎng)絡(luò)通信中確保帶寬和低延遲的遠(yuǎn)程I / O等,滿(mǎn)足各類(lèi)工業(yè)設(shè)備要求。TSN支持在信息技術(shù)(IT)和操作技術(shù)(OT)之間進(jìn)行無(wú)縫連接互操作,提升工廠整體效率和產(chǎn)能,推進(jìn)實(shí)現(xiàn)智慧工廠。

在產(chǎn)品交付方面,Socionext將提供用于IP測(cè)試的FPGA評(píng)估板、啟動(dòng)手冊(cè)和Linux開(kāi)源驅(qū)動(dòng)程序,幫助用戶(hù)快速評(píng)估和開(kāi)發(fā)。Socionext在工業(yè)ASIC開(kāi)發(fā)領(lǐng)域擁有豐厚的設(shè)計(jì)開(kāi)發(fā)經(jīng)驗(yàn),公司期望通過(guò)提供IP組合,助力客戶(hù)開(kāi)發(fā)設(shè)計(jì)屬于他們自己的ASIC芯片。

產(chǎn)品特色:

Ethernet: 2ch

Link Speed: 1Gbps

Offloaded CPU Processing

Port Transfer Delay: ~ 400ns (cut through latency)

Low Jitter: +/- 0.1us

Queuing Priority: 8 Level

AMBA: Internal Data & Control

Linux Open Source Driver

交付產(chǎn)品:

IP Core Libraries

Linux Kernel Driver

Comprehensive Documentation

Evaluation Board and Reference Design based on XILINX Kintex-7 XC7K325T FPGA

TSN IP Block Diagram

關(guān)于索喜科技有限公司

富士通電子旗下代理品牌 Socionext Inc. (索喜科技),是一家創(chuàng)新型企業(yè),為全球客戶(hù)設(shè)計(jì)、開(kāi)發(fā)和提供片上系統(tǒng)(System-on-chip)產(chǎn)品。Socionext 整合了富士通(Fujitsu Limited)與松下(Panasonic Corporation)的片上系統(tǒng)半導(dǎo)體事業(yè),專(zhuān)注于圖像、網(wǎng)絡(luò)、電腦運(yùn)算與其他尖端技術(shù)之發(fā)展及應(yīng)用。Socionext 集世界一流的專(zhuān)業(yè)知識(shí)、經(jīng)驗(yàn)和豐富的IP 產(chǎn)品組合于一身,致力于提供高效益的解決方案與更佳的客戶(hù)體驗(yàn)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1663

    文章

    22494

    瀏覽量

    638983
  • 以太網(wǎng)
    +關(guān)注

    關(guān)注

    41

    文章

    6165

    瀏覽量

    181515
  • soc
    soc
    +關(guān)注

    關(guān)注

    40

    文章

    4621

    瀏覽量

    230088

原文標(biāo)題:助力智慧工廠加速上線(xiàn),索喜科技最新時(shí)間敏感網(wǎng)絡(luò)IP了解一下

文章出處:【微信號(hào):Fujitsu_Semi,微信公眾號(hào):加賀富儀艾電子】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Python/MyHDL創(chuàng)建自定義FPGA IP

    使用 Python/MyHDL 創(chuàng)建自定義 FPGA IP,與 Vivado 集成,并通過(guò) PYNQ 進(jìn)行控制——實(shí)現(xiàn)軟件上的簡(jiǎn)單硬件設(shè)計(jì)。
    的頭像 發(fā)表于 04-09 09:53 ?201次閱讀
    使用Python/MyHDL創(chuàng)建自定義<b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>

    使用FPGA實(shí)現(xiàn)千兆網(wǎng)TCP/IP協(xié)議棧調(diào)試記錄

    上板測(cè)試后,發(fā)現(xiàn)FPGA與電腦之間存在報(bào)文交互,交互正常。
    的頭像 發(fā)表于 03-16 15:58 ?1132次閱讀
    使用<b class='flag-5'>FPGA</b>實(shí)現(xiàn)千兆<b class='flag-5'>網(wǎng)</b>TCP/<b class='flag-5'>IP</b>協(xié)議棧調(diào)試記錄

    虹科分享 | SocTek IP Cores:FPGA高端網(wǎng)絡(luò)與時(shí)間同步解決方案

    的SocTekIP核產(chǎn)品應(yīng)運(yùn)而生,專(zhuān)門(mén)為FPGA平臺(tái)提供高性能、高可靠性的網(wǎng)絡(luò)與時(shí)間同步解決方案。SocTekIP核主要圍繞三大核心技術(shù)領(lǐng)域構(gòu)建:以太網(wǎng)接口、精確時(shí)間
    的頭像 發(fā)表于 01-21 17:03 ?2865次閱讀
    虹科分享 | SocTek <b class='flag-5'>IP</b> Cores:<b class='flag-5'>FPGA</b>高端網(wǎng)絡(luò)與<b class='flag-5'>時(shí)間</b>同步解決方案

    【新品速遞】面向時(shí)間敏感網(wǎng)絡(luò)的模塊化測(cè)試?yán)鳌猅SN CoreSolution 4.0

    在汽車(chē)電子、工業(yè)自動(dòng)化和航空航天等對(duì)時(shí)間敏感性要求較高的領(lǐng)域,傳統(tǒng)的網(wǎng)絡(luò)測(cè)試工具已難以應(yīng)對(duì)挑戰(zhàn),尤其是TSN(時(shí)間敏感網(wǎng)絡(luò))技術(shù)的應(yīng)用,萬(wàn)兆車(chē)載以太
    的頭像 發(fā)表于 12-10 10:03 ?739次閱讀
    【新品速遞】面向<b class='flag-5'>時(shí)間</b><b class='flag-5'>敏感</b>網(wǎng)絡(luò)的模塊化測(cè)試?yán)鳌猅SN CoreSolution 4.0

    MarketsandMarkets FPGA行業(yè)報(bào)告,2026~2030 FPGA市場(chǎng)洞察

    ,F(xiàn)ield-Programmable Gate Array)是一種高度靈活、可重構(gòu)的集成電路。與傳統(tǒng) ASIC 不同,FPGA 制造完成后仍可以在終端重新編程,在 高性能并行計(jì)算、實(shí)時(shí)信號(hào)處理、通信加速 等領(lǐng)域具有獨(dú)特優(yōu)勢(shì)。
    的頭像 發(fā)表于 11-20 13:20 ?724次閱讀
    MarketsandMarkets <b class='flag-5'>FPGA</b>行業(yè)報(bào)告,2026~2030 <b class='flag-5'>FPGA</b>市場(chǎng)洞察

    FPGA利用DMA IP核實(shí)現(xiàn)ADC數(shù)據(jù)采集

    本文介紹如何利用FPGA和DMA技術(shù)處理來(lái)自AD9280和AD9708 ADC的數(shù)據(jù)。首先,探討了這兩種ADC的特點(diǎn)及其與FPGA的接口兼容性。接著,詳細(xì)說(shuō)明了使用Xilinx VIVADO環(huán)境下
    的頭像 發(fā)表于 07-29 14:12 ?5307次閱讀

    AI芯片,需要ASIC

    電子發(fā)燒友網(wǎng)報(bào)道(文/李彎彎) 2025年,全球AI芯片市場(chǎng)正迎來(lái)一場(chǎng)結(jié)構(gòu)性變革。在英偉達(dá)GPU占據(jù)主導(dǎo)地位的大格局下,ASIC(專(zhuān)用集成電路)憑借針對(duì)AI任務(wù)的定制化設(shè)計(jì),成為推動(dòng)算力革命的新動(dòng)力
    的頭像 發(fā)表于 07-26 07:30 ?7355次閱讀

    Altera FPGA 的PIO IP當(dāng)中bidir和inout選項(xiàng)的區(qū)別

    ? PIO IPFPGA 設(shè)計(jì)中比較簡(jiǎn)單常用的IP, 當(dāng)設(shè)置PIO IP的Direction的時(shí)候,可以看到有如下4個(gè)選項(xiàng): Input代表這組IO是輸入引腳,Output代表這組I
    的頭像 發(fā)表于 07-07 11:55 ?2822次閱讀
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>當(dāng)中bidir和inout選項(xiàng)的區(qū)別

    西門(mén)子桌面級(jí)原型驗(yàn)證系統(tǒng)Veloce proFPGA介紹

    子,工程師可以從 proFPGA Uno 系統(tǒng)開(kāi)始進(jìn)行 IP 或子片上系統(tǒng) (SoC) 的開(kāi)發(fā),然后將其重復(fù)用于完整的 SoC 和專(zhuān)用集成電路 (ASIC)原型設(shè)計(jì)。這只需要將 Uno
    的頭像 發(fā)表于 06-30 13:53 ?1976次閱讀

    TSN(時(shí)間敏感網(wǎng)絡(luò))是什么

    TSN(Time-Sensitive Networking)即時(shí)間敏感網(wǎng)絡(luò),是IEEE 802.1 TSN工作組開(kāi)發(fā)的一系列數(shù)據(jù)鏈路層協(xié)議規(guī)范的統(tǒng)稱(chēng),用于指導(dǎo)和開(kāi)發(fā)低延遲、低抖動(dòng),并具有傳輸時(shí)間確定性的以太
    的頭像 發(fā)表于 06-14 15:51 ?6452次閱讀

    FPGA的定義和基本結(jié)構(gòu)

    專(zhuān)用集成電路ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門(mén)電路數(shù)有限的缺點(diǎn)。 簡(jiǎn)而言之,
    的頭像 發(fā)表于 05-15 16:39 ?2916次閱讀
    <b class='flag-5'>FPGA</b>的定義和基本結(jié)構(gòu)

    實(shí)用電子電路設(shè)計(jì)(全6本)——數(shù)字邏輯電路ASIC設(shè)計(jì)

    由于資料內(nèi)存過(guò)大,分開(kāi)上傳,有需要的朋友可以去主頁(yè)搜索下載哦~ 本文以實(shí)現(xiàn)高速高可靠性的數(shù)字系統(tǒng)設(shè)計(jì)為目標(biāo),以完全同步式電路為基礎(chǔ),從技術(shù)實(shí)現(xiàn)的角度介紹ASIC邏輯電路設(shè)計(jì)技術(shù)。內(nèi)容包括:邏輯
    發(fā)表于 05-15 15:22

    ADIN3310/ADIN6310工業(yè)以太網(wǎng)時(shí)間敏感網(wǎng)絡(luò)交換機(jī)技術(shù)手冊(cè)

    ADIN3310 和 ADIN6310 分別為 3 端口和 6 端口千兆以太網(wǎng) 具有集成安全性的時(shí)間敏感網(wǎng)絡(luò) (TSN) 交換機(jī) 主要為工業(yè)以太網(wǎng)應(yīng)用而設(shè)計(jì)。每個(gè)端口 可以配置為以不同
    的頭像 發(fā)表于 05-15 10:38 ?1908次閱讀
    ADIN3310/ADIN6310工業(yè)以太<b class='flag-5'>網(wǎng)</b><b class='flag-5'>時(shí)間</b><b class='flag-5'>敏感</b>網(wǎng)絡(luò)交換機(jī)技術(shù)手冊(cè)

    FPGA芯片的概念和結(jié)構(gòu)

    FPGA(Field Programmable Gate Array,現(xiàn)場(chǎng)可編程門(mén)陣列),是一種可在出廠后由用戶(hù)根據(jù)實(shí)際需求進(jìn)行編程配置的集成電路。與專(zhuān)用集成電路(如ASIC)不同,
    的頭像 發(fā)表于 05-12 09:30 ?3195次閱讀
    辉县市| 海原县| 舒兰市| 浮梁县| 鄱阳县| 太和县| 原平市| 屏东市| 渝中区| 攀枝花市| 仪陇县| 崇州市| 台前县| 绥化市| 库尔勒市| 康乐县| 宁阳县| 佛教| 岐山县| 兴国县| 崇礼县| 沅陵县| 桓仁| 翁源县| 图木舒克市| 循化| 微山县| 永清县| 荆州市| 噶尔县| 阳谷县| 剑河县| 大港区| 灵璧县| 息烽县| 榆社县| 砀山县| 洞口县| 会理县| 中卫市| 贡山|