周麗娜(Ally Zhou)女士擁有十多年 FPGA 設(shè)計(jì)、EDA 工具和多年客戶支持的經(jīng)驗(yàn)。Ally 曾先后在同濟(jì)大學(xué),芬蘭米凱利理工學(xué)院和復(fù)旦大學(xué)求學(xué),獲得工學(xué)碩士學(xué)位。加入賽靈思公司之前,曾在 Synopsys 工作,主要負(fù)責(zé) FPGA 綜合和 ASIC 原型驗(yàn)證方案的支持。
賽靈思技術(shù)市場專家周麗娜(Ally Zhou)
在本篇文章中,我們將介紹如何使用 Vitis 在 Alveo 板卡上開發(fā)和部署硬件加速應(yīng)用。包括可用資源及文檔,如何安裝所需的開發(fā)工具和軟件包,以及如何使用賽靈思 Github 加速用例。視頻演示部分會向大家詳細(xì)展示如何使用 Vitis 圖形化界面和命令行流程在 Alveo U200 板卡上進(jìn)行加速用例的開發(fā)和部署。
開始前的準(zhǔn)備工作
了解和安裝 Alveo 板卡

您可以在賽靈思官網(wǎng)主頁下載產(chǎn)品選型手冊,適用的加速應(yīng)用,上手指南,支持的工具等文檔。在開始之前請先查閱上圖所示 UG1301 文檔正確安裝 Alveo 板卡。
系統(tǒng)配置很重要

賽靈思提供了關(guān)于系統(tǒng)配置的詳細(xì)信息,包括認(rèn)證的服務(wù)器,支持的操作系統(tǒng),最低系統(tǒng)配置要求等等,在開始安裝 Alveo 板卡前,請務(wù)必保證你的系統(tǒng)滿足了文檔列明的最低要求。
開始您的設(shè)計(jì)

在 Alveo 的主頁(鏈接見前文)上,選擇了你想要使用的 Alveo 板卡后,點(diǎn)開“Getting Started” 標(biāo)簽,就可以發(fā)現(xiàn)安裝這塊板卡所需的步驟和相應(yīng)的軟件包。step by step, so easy.
軟硬件環(huán)境就緒

一旦板卡已經(jīng)被成功安裝,并裝好了所需軟件,你可以看到類似屏幕顯示的信息。再次強(qiáng)調(diào),必須嚴(yán)格按照文檔或網(wǎng)頁列明的步驟來安裝你的板卡。
編輯:hfy
-
FPGA
+關(guān)注
關(guān)注
1663文章
22491瀏覽量
638908 -
asic
+關(guān)注
關(guān)注
34文章
1277瀏覽量
124928 -
賽靈思
+關(guān)注
關(guān)注
33文章
1798瀏覽量
133635 -
Vitis
+關(guān)注
關(guān)注
0文章
158瀏覽量
8424
發(fā)布評論請先 登錄
【米爾FZ3深度學(xué)習(xí)計(jì)算卡試用體驗(yàn)】搭建Vitis Ai系統(tǒng)平臺并測試
Vitis 統(tǒng)一軟件平臺簡介 可實(shí)現(xiàn)最高的AI推斷性能
如何在Vitis中封裝加速平臺?
怎么在Vitis中設(shè)定Kernel的頻率?
怎么在Vitis加速設(shè)計(jì)中為Kernel創(chuàng)建面積約束
基于Vitis HLS的加速圖像處理
基于軟件的Vitis AI 2.0加速解決方案
如何在Vitis加速設(shè)計(jì)中為Kernel創(chuàng)建面積約束
如何在Vitis中設(shè)定Kernel的頻率
基于vitis的模型編譯器在FPGA上加速投產(chǎn)進(jìn)程
在賽靈思FPGA SoC平臺上使用VITIS AI加速人工智能應(yīng)用
淺談Vitis AI 3.5發(fā)布亮點(diǎn)
Vitis 統(tǒng)一軟件平臺文檔:應(yīng)用加速開發(fā)
Vitis AI RNN用戶指南
使用賽靈思Alveo加速器卡加速DNN
Vitis在Alveo 板卡上加速應(yīng)用案例
評論