哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

UltraScale/UltraScale+內核重置

454398 ? 來源:賽靈思中文社區(qū) ? 作者:賽靈思中文社區(qū) ? 2020-12-24 16:20 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

描述

內核重置應該保持斷言狀態(tài),直到相關時鐘穩(wěn)定為止。在從重置中取出以太網(wǎng) IP 核之前,它必須具有穩(wěn)定的頻率而且沒有故障。

這適用于 SerDes 時鐘和 IP 核時鐘。 如果在一個時鐘中檢測到后續(xù)不穩(wěn)定性,就必須重置 100G 以太網(wǎng) IP 核。

這種不穩(wěn)定性的一個實例是 CDR 鎖丟失。

用戶邏輯應該確定所有需要重置的外部條件(例如:時鐘故障、CDR 鎖丟失或電源故障)。

解決方案

QPLL 和 TX 數(shù)據(jù)通道

QPLL 和 TX 數(shù)據(jù)通道需要在 GT 參考時鐘輸入之后重置,而且為 GT 初始化狀態(tài)計時的 dclk/init_clk 會變得有效。

這可通過 Vivado 內核的 sys_reset 輸入完成,也可通過異步下降的 GT 封裝程序的 gtwiz_reset_all 輸入完成。

如果 GT 參考時鐘和 dclk/init_clk 在配置時有效,則內核中包含的 GT 初始化狀態(tài)機將自動觸發(fā)該重置。

TX 數(shù)據(jù)通道:

在串行數(shù)據(jù)生效后,GT 需要一個 GTRXRESET,以確保正確的 CDR 鎖定數(shù)據(jù)。

電纜拔出并重新插入后或為鏈路合作伙伴上電或對其進行重置后,都需要該操作。

在內核層面上,為了避免在鏈路的 TX 端發(fā)生中斷,可以使用 gtwiz_reset_rx_datapath 觸發(fā)重置。

如果可行的話,光學設備的信號檢測或信號損失反轉可用來觸發(fā)該重置。

如果信號檢測或信號丟失不可用,可添加超時邏輯監(jiān)控對齊/鏈路狀態(tài)是否尚未完成,并發(fā)布 gtwiz_reset_rx_datapath 重置。

如果啟用自動協(xié)商,則自動協(xié)商狀態(tài)機提供一個內建的 500ms 超時來重新啟動 AN 和重置狀態(tài)機。

該輪詢及復位程序將在標準上電時鐘穩(wěn)定重置序列后使用:

1) 等待 500ms

2) 輪詢 stat_rx_aligned 狀態(tài)

  • 如果 stat_rx_aligned 無效,則斷言 GT rx_datapathonly_reset,然后轉到步驟 (1)
  • 如果 stat_rx_aligned 有效,則斷言 GT rx_datapathonly_reset,然后轉到步驟 (3)

3) 等待 500ms

4) 輪詢 stat_rx_aligned 狀態(tài)

  • 如果 stat_rx_aligned 無效,然后轉到步驟 (2)
  • 如果 stat_rx_aligned 有效,請在步驟 (4) 中等待

在某些拓撲上,如在 PAM4 PHY 或其它 PHY 情況下,可以看到 RX 串行數(shù)據(jù)需要很長時間才能完全穩(wěn)定,而且可能會導致 GT RX 緩沖器錯誤。

如果 CDR 鎖性能良好,完成對齊可能仍會出現(xiàn) GT RX 緩沖器錯誤,因此可能需要對 GT RX 緩沖器狀態(tài)進行更進一步的監(jiān)控,才能觸發(fā)重置。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 以太網(wǎng)

    關注

    41

    文章

    6173

    瀏覽量

    181519
  • 緩沖器
    +關注

    關注

    6

    文章

    2236

    瀏覽量

    49039
  • cdr
    cdr
    +關注

    關注

    1

    文章

    54

    瀏覽量

    18699
  • UltraScale
    +關注

    關注

    0

    文章

    126

    瀏覽量

    32406
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    針對UltraScale/UltraScale+芯片DFX應考慮的因素有哪些(1)

    對于UltraScale/UltraScale+芯片,幾乎FPGA內部所有組件都是可以部分可重配置的
    的頭像 發(fā)表于 12-14 16:16 ?1879次閱讀
    針對<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片DFX應考慮的因素有哪些(1)

    采用UltraScale/UltraScale+芯片的DFX設計注意事項

    采用UltraScale/UltraScale+芯片進行DFX設計時,建議從以下角度對設計進行檢查。
    的頭像 發(fā)表于 01-18 09:27 ?2185次閱讀
    采用<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b>芯片的DFX設計注意事項

    賽靈思推出全球最大容量的FPGA – Virtex UltraScale+ VU19P

    自適應和智能計算的全球領先企業(yè)賽靈思公司(Xilinx, Inc.,(NASDAQ:XLNX))今天宣布推出全球最大容量的 FPGA – Virtex UltraScale+ VU19P,從而進一步
    發(fā)表于 11-02 08:34

    如何調試Zynq UltraScale+ MPSoC VCU DDR控制器

      如何調試Zynq UltraScale+ MPSoC VCU DDR控制器  Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq
    發(fā)表于 01-07 16:02

    如何調試Zynq UltraScale+ MPSoC VCU DDR控制器

    如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?
    發(fā)表于 01-22 06:29

    ZYNQ Ultrascale+ MPSOC FPGA教程

    ZYNQ Ultrascale+ MPSOC FPGA教程
    發(fā)表于 02-02 07:53

    Zynq UltraScale+ MPSoC的發(fā)售消息

    Zynq?UltraScale+?MPSoC,現(xiàn)已開始發(fā)售。視頻向您重點介紹了Xilinx UltraScale +產(chǎn)品組合的第一位成員
    的頭像 發(fā)表于 11-27 06:47 ?4511次閱讀

    UltraScale/UltraScale+ GTH/GTY 收發(fā)器線速率設置的方法

    本篇博文主要講解了動態(tài)更改 UltraScale/UltraScale+ GTH/GTY 收發(fā)器線速率設置的方法。 您是否曾想過要使用 UltraScale/UltraScale+ G
    的頭像 發(fā)表于 11-04 14:48 ?9920次閱讀
    <b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b> GTH/GTY 收發(fā)器線速率設置的方法

    如何調試 Zynq UltraScale+ MPSoC VCU DDR 控制器?

    Zynq UltraScale+ MPSoC VCU DDR 控制器是一款專用 DDR 控制器,只支持在 Zynq UltraScale+ MPSoC EV 部件上與 Zynq
    發(fā)表于 02-23 06:00 ?15次下載
    如何調試 Zynq <b class='flag-5'>UltraScale+</b> MPSoC VCU DDR 控制器?

    UltraScale/UltraScale+的時鐘資源

    UltraScaleUltraScale+進一步增強了Clock root的概念,從芯片架構和Vivado支持方面都體現(xiàn)了這一點。為了理解這一概念,我們先看看UltraScale/Ultra
    的頭像 發(fā)表于 05-12 15:34 ?2676次閱讀

    使用加密和身份驗證來保護UltraScale/UltraScale+ FPGA比特流

    電子發(fā)燒友網(wǎng)站提供《使用加密和身份驗證來保護UltraScale/UltraScale+ FPGA比特流.pdf》資料免費下載
    發(fā)表于 09-13 17:14 ?3次下載
    使用加密和身份驗證來保護<b class='flag-5'>UltraScale</b>/<b class='flag-5'>UltraScale+</b> FPGA比特流

    UltraScaleUltraScale+ FPGA封裝和管腳用戶指南

    電子發(fā)燒友網(wǎng)站提供《UltraScaleUltraScale+ FPGA封裝和管腳用戶指南.pdf》資料免費下載
    發(fā)表于 09-13 10:29 ?4次下載
    <b class='flag-5'>UltraScale</b>和<b class='flag-5'>UltraScale+</b> FPGA封裝和管腳用戶指南

    Zynq UltraScale+ MPSoC的隔離設計示例

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC的隔離設計示例.pdf》資料免費下載
    發(fā)表于 09-13 11:28 ?3次下載
    Zynq <b class='flag-5'>UltraScale+</b> MPSoC的隔離設計示例

    AMD推出全新Spartan UltraScale+ FPGA系列

    AMD 已經(jīng)擁有 Zynq UltraScale+ 和 Artix UltraScale+ 系列,而 Spartan UltraScale+ FPGA 系列的推出使其不斷現(xiàn)代化。
    發(fā)表于 03-18 10:40 ?1250次閱讀
    AMD推出全新Spartan <b class='flag-5'>UltraScale+</b> FPGA系列

    Zynq UltraScale+ MPSoC數(shù)據(jù)手冊

    電子發(fā)燒友網(wǎng)站提供《Zynq UltraScale+ MPSoC數(shù)據(jù)手冊.pdf》資料免費下載
    發(fā)表于 12-30 14:37 ?4次下載
    阳高县| 游戏| 广州市| 中阳县| 江陵县| 汝州市| 沭阳县| 章丘市| 衡阳县| 宜州市| 独山县| 天气| 翼城县| 建德市| 灵丘县| 丹凤县| 类乌齐县| 乌苏市| 庆城县| 澄城县| 伊吾县| 澄城县| 宜阳县| 五峰| 富平县| 蒙城县| 徐州市| 灌云县| 扎囊县| 宾阳县| 涞源县| 安西县| 祁阳县| 建瓯市| 临城县| 哈巴河县| 广汉市| 江门市| 射阳县| 潼南县| 延川县|