在科研前線的首期，欄目為大家介紹的是來(lái)自復(fù)旦大學(xué)微電子學(xué)院江安全課題組近期的科研成果，該課題組聯(lián)合多所高校及企業(yè)研制出的新型鐵電疇壁存儲(chǔ)器存儲(chǔ)性能穩(wěn)定、可靠性高，有著良好的產(chǎn)業(yè)化前景，請(qǐng)隨小編來(lái)一探究竟！

研究背景

關(guān)注集成電路產(chǎn)業(yè)發(fā)展的人一定都知道大名鼎鼎的摩爾定律，集成電路先進(jìn)制造工藝已遵循摩爾定律預(yù)測(cè)發(fā)展了半個(gè)多世紀(jì)，芯片線寬不斷縮小、集成度不斷提高以獲得性能的提升，成為了集成電路制程進(jìn)步的趨勢(shì)。然而隨著器件特征尺寸不斷縮小，短溝道效應(yīng)、量子尺寸效應(yīng)等問(wèn)題越來(lái)越難以克服，大大影響了芯片的性能，量產(chǎn)的難度與成本居高不下。目前，存儲(chǔ)大廠三星與海力士已在新的存儲(chǔ)芯片上采用先進(jìn)處理器芯片制造工藝中使用的EUV工藝。根據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖預(yù)測(cè)，對(duì)于5nm以下技術(shù)節(jié)點(diǎn)工藝，現(xiàn)有存儲(chǔ)技術(shù)將不能滿(mǎn)足芯片高性能、低功耗的要求，亟待開(kāi)發(fā)出高密度、低功耗的新型存儲(chǔ)器。

而在近期，復(fù)旦微電子學(xué)院在存儲(chǔ)技術(shù)取得了具有產(chǎn)業(yè)化前景的成果突破，江安全課題組博士柴曉杰和江均等成員聯(lián)合韓國(guó)首爾大學(xué)、英國(guó)圣安德魯斯大學(xué)、中北大學(xué)、中科院物理所、浙江大學(xué)和華東師范大學(xué)以及濟(jì)南晶正公司等研發(fā)出的新型鐵電疇壁存儲(chǔ)器。制備樣品見(jiàn)下圖。

制備樣品

承擔(dān)該項(xiàng)工作的博士生柴曉杰和項(xiàng)目研究員江鈞為共同第一作者，研究成果分別以《與硅底集成和自帶選擇管功能的 LiNbO3 鐵電單晶疇壁存儲(chǔ)器》（“Ferroelectric domain wall memory with embedded selector realized in LiNbO3 single crystals integrated on Si wafers”）為題發(fā)表于《自然-材料》（Nature Materials）、以《非易失性全鐵電場(chǎng)效應(yīng)管》（“Nonvolatile ferroelectric field-effect transistors”）為題發(fā)表于《自然-通訊》（Nature Communications）。

基本特性

首先，我們來(lái)看看研究團(tuán)隊(duì)所采用的材料鈮酸鋰晶體，這是一種集電光、聲光、壓電、光彈、非線性、光折變等效應(yīng)于一身的人工合成晶體，原材料來(lái)源豐富、價(jià)格低廉、易生長(zhǎng)成大晶體，國(guó)內(nèi)外生產(chǎn)廠商眾多，常應(yīng)用于聲表面波、電光調(diào)制、激光調(diào)制、光陀螺、光參量振蕩/放大、光全息存儲(chǔ)等。

通過(guò)采用鈮酸鋰單晶薄膜材料與硅基電路低溫鍵合，研究團(tuán)隊(duì)實(shí)現(xiàn)了存儲(chǔ)介質(zhì)無(wú)缺陷、晶界和空洞等優(yōu)異特性，突破了新型多晶薄膜存儲(chǔ)器的單元一致性和高可靠性集成技術(shù)的瓶頸。在存儲(chǔ)單元的制備上，研究團(tuán)隊(duì)采用納米加工技術(shù)，在薄膜表面制備出15-400nm大小不等的鐵電存儲(chǔ)單元，并通過(guò)施加面內(nèi)電場(chǎng)產(chǎn)生平行和反平行的鐵電疇結(jié)構(gòu)，電疇間形成可擦寫(xiě)的高電導(dǎo)疇壁，可非揮發(fā)地存儲(chǔ)邏輯“0”和“1”的信息，1V下讀出電流最高可達(dá)1.7 mA，且具有單向?qū)ㄌ匦?，開(kāi)關(guān)比大于105。同時(shí)證明了存儲(chǔ)單元的表面層具備天然選擇管的功能，可應(yīng)用于大規(guī)模交叉棒集成陣列，突破傳統(tǒng)鐵電存儲(chǔ)器高密度發(fā)展的技術(shù)瓶頸。

存儲(chǔ)性能

在前述的優(yōu)異材料特性與電性能的加持下，其存儲(chǔ)器讀寫(xiě)速度可達(dá)納秒甚至皮秒量級(jí)，讀寫(xiě)次數(shù)基本不限，并且保持時(shí)間大于10年，存儲(chǔ)器可實(shí)現(xiàn)三維堆垛。

三維堆垛方案

此外，該團(tuán)隊(duì)在以上存儲(chǔ)器的研究基礎(chǔ)上集成了非易失性的全鐵電場(chǎng)效應(yīng)晶體管（見(jiàn)下圖），這種無(wú)結(jié)的場(chǎng)效應(yīng)管具有極低的漏電流、超快的操作速度、導(dǎo)通電流可達(dá)~110μA·μm?1、亞閾值擺幅接近于零。在源、漏和柵等電脈沖作用下可實(shí)現(xiàn)單刀雙擲開(kāi)關(guān)功能，與鐵電存儲(chǔ)器同質(zhì)集成能夠?qū)崿F(xiàn)簡(jiǎn)單的邏輯運(yùn)算，實(shí)現(xiàn)存算一體化，有望突破“存儲(chǔ)墻”限制，預(yù)計(jì)可規(guī)模化生產(chǎn)。

圖為鐵電疇在源(D)、漏(S)和柵(G)電壓控制下反轉(zhuǎn)所形成疇壁的相場(chǎng)模擬結(jié)果（左）和源電壓(Vd)作用下柵脈沖電壓(Vg)觸發(fā)的非揮發(fā)開(kāi)關(guān)電流(Ig)（右）

部分測(cè)試結(jié)果

圖為鈮酸鋰(LNO)存儲(chǔ)單元與左右電極(L&R)接觸的掃描電鏡成像（左）和不同尺寸存儲(chǔ)單元的電流-電壓曲線（右）

存儲(chǔ)單元的原子力形貌像和面內(nèi)電疇的壓電成像

產(chǎn)業(yè)化前景

從前述特性與性能的描述可以看出該存儲(chǔ)器的平面存儲(chǔ)密度能夠超過(guò)目前市場(chǎng)所廣泛使用的閃存，數(shù)據(jù)的擦寫(xiě)時(shí)間能夠從毫秒量級(jí)縮短至納秒，且能耗不及后者的千分之一,能夠充分滿(mǎn)足人們對(duì)快速通訊、大數(shù)據(jù)移動(dòng)存儲(chǔ)、低功耗物聯(lián)網(wǎng)等不同應(yīng)用場(chǎng)合的需求。

目前已研制成功的6英寸大面積摻雜鈮酸鋰單晶薄膜表面具有原子層平整度，能夠與硅基電路實(shí)現(xiàn)低溫鍵合(LOI)，存儲(chǔ)性能穩(wěn)定，可靠性高。8-12英寸鈮酸鋰單晶薄膜材料還在研發(fā)過(guò)程中，預(yù)計(jì)不久能夠推向市場(chǎng)，會(huì)對(duì)現(xiàn)有存儲(chǔ)器的產(chǎn)業(yè)產(chǎn)生重大影響，為我國(guó)存儲(chǔ)器技術(shù)的快速發(fā)展提供機(jī)遇。

原文標(biāo)題：科研前線 | 復(fù)旦大學(xué)微電子學(xué)院在高密度鐵電存儲(chǔ)器的產(chǎn)業(yè)化研究取得突破性進(jìn)展

文章出處：【微信公眾號(hào)：芯片揭秘】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。

責(zé)任編輯：haq