來源：新思科技

重點

● 半導(dǎo)體市場日益增長的需求推動最先進(jìn)芯片制造的發(fā)展

● 新思科技與TSMC開展廣泛合作，利用新思科技全流程數(shù)字和定制設(shè)計平臺，有效發(fā)揮TSMC 3nm制造技術(shù)（N3）的PPA（功耗、性能和面積）優(yōu)勢，同時加快產(chǎn)品上市時間

● 新思科技進(jìn)一步強化關(guān)鍵產(chǎn)品，以支持TSMC N3制造的進(jìn)階要求

新思科技（Synopsys）近日宣布，其數(shù)字和定制設(shè)計平臺已獲得TSMC 3nm制造技術(shù)驗證。此次驗證基于TSMC的最新設(shè)計參考手冊（DRM）和工藝設(shè)計工具包（PDK），是經(jīng)過廣泛合作與嚴(yán)格驗證的結(jié)果。該驗證旨在提供設(shè)計解決方案，在獲得優(yōu)化PPA性能的同時加快新一代設(shè)計的進(jìn)程。

“我們與新思科技多年的合作成果顯著，新思科技基于TSMC先進(jìn)制造的平臺解決方案協(xié)助我們的客戶實現(xiàn)芯片創(chuàng)新，利用TSMC N3制造技術(shù)顯著降低芯片功耗、提升芯片性能，并加速新產(chǎn)品上市的時間。對新思科技設(shè)計解決方案進(jìn)行驗證使我們的共同客戶能夠基于TSMC N3制造完成芯片設(shè)計，實現(xiàn)PPA優(yōu)化?！?/p>

—— Suk Lee

設(shè)計基礎(chǔ)設(shè)施管理部門資深部長

TSMC

通過與TSMC密切合作，新思科技開發(fā)了一系列關(guān)鍵的功能和新技術(shù)，從而確保從綜合、布局布線到時序和物理簽核在TSMC N3制造實現(xiàn)全流程一致性。新思科技的Fusion Compiler? RTL-to-GDSII解決方案和IC Compiler? II布局布線解決方案全面支持TSMC N3制造。新思科技的Design Compiler? NXT綜合解決方案得到增強，讓開發(fā)者能夠充分利用TSMC N3技術(shù)優(yōu)勢，獲得高質(zhì)量的設(shè)計結(jié)果（QoR），并利用高精度的全新電阻和電容估計方法實現(xiàn)與IC Compiler? II布局布線解決方案關(guān)聯(lián)的一致性。PrimeTime? 簽核解決方案支持Advanced Mulit-input Switching（MIS），以實現(xiàn)準(zhǔn)確的時序分析和簽核收斂。此外，Design Compiler NXT支持TSMC N3制造多種工藝，以實現(xiàn)高性能計算和移動芯片設(shè)計。

根據(jù)TSMC N3制造技術(shù)特點，新思科技進(jìn)一步增強了支持引腳密度感知布局和全局布線建模的數(shù)字設(shè)計平臺，以實現(xiàn)更好的標(biāo)準(zhǔn)單元引腳布線收斂；協(xié)同單元放置檢查和優(yōu)化（CLO），以實現(xiàn)更快的時序收斂；通過新的單元映射（單元密度）基礎(chǔ)架構(gòu)，最大化利用空余空間來改善PPA；并通過自動生成過孔支柱（Via Pillar）和部分平行布線實現(xiàn)互連優(yōu)化，以實現(xiàn)高性能設(shè)計；優(yōu)化功耗感知混合驅(qū)動強度多位觸發(fā)器（MBFF），以實現(xiàn)低功耗設(shè)計。

在新思科技定制的設(shè)計平臺中增強了Custom Compiler的功能，以加快實現(xiàn)N3模擬芯片設(shè)計。這些功能增強是與N3早期用戶（包括DesignWare ? IP團隊）共同開發(fā)并驗證的，可減少新設(shè)計規(guī)則和其他N3技術(shù)要求所需的工作量。新思科技HS PIC E?、FineSim?和CustomSim?仿真 解決方案有助于縮短基于TSMC N3制造技術(shù)芯片設(shè)計的時間，并為TSMC N3電路仿真和可靠性要求提供簽核覆蓋。

“通過與TSMC合作，為其先進(jìn)的N3制造技術(shù)提供高度差異化的解決方案，使客戶更有信心開始設(shè)計日益復(fù)雜的芯片，并使開發(fā)者能夠充分利用先進(jìn)EUV制造顯著改進(jìn)PPA，加快其差異化芯片的創(chuàng)新?！?/p>

—— Charles Matar

設(shè)計部門系統(tǒng)解決方案和生態(tài)系統(tǒng)支持

高級副總裁

新思科技

新思科技的N3技術(shù)制造文件可從TSMC獲取。新思科技設(shè)計平臺的關(guān)鍵產(chǎn)品獲得了以下認(rèn)證：

數(shù)字設(shè)計解決方案

● Fusion Compiler和IC Compiler II布局布線解決方案

簽核平臺

● PrimeTime時序簽核

● PrimePower功耗簽核

● StarRC?提取簽核

● IC Validator物理簽核

● NanoTime定制時序簽核

● ESP-CV定制功能驗證

● QuickCap? NX寄生參數(shù)場解算器

SPICE仿真和定制設(shè)計

● HSPICE，CustomSim和FineSim仿真解決方案

● CustomSim可靠性分析

● Custom Compiler?定制設(shè)計

責(zé)任編輯：haq