哈哈哈哈哈操欧洲电影,久草网在线,亚洲久久熟女熟妇视频,麻豆精品色,久久福利在线视频,日韩中文字幕的,淫乱毛视频一区,亚洲成人一二三,中文人妻日韩精品电影

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于ZYNQ的multiBoot測試說明

C29F_xilinx_inc ? 來源:賽靈思 ? 作者:賽靈思 ? 2022-02-16 16:21 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

1、軟件版本vivado202001。

2、其中程序的源文件都是拷貝過來的只是稍作修改,對其中的操作步驟做細(xì)化分析,參考文檔UG585
https://blog.csdn.net/weixin_41922484/article/details/104037513

3、串口打印FSBL中啟動信息。
只需要在以下位置的的fsbl_debug.h中,添加一個宏定義即可。

#define FSBL_DEBUG_INFO

pYYBAGIMpOOAPp3vAAUvN8aqfnI461.png

4、新建兩個app
hello_test1.c

#include
#include "platform.h"
#include "xil_printf.h"
#include "xil_io.h"
#include "sleep.h"

#define PSS_RST_CTRL_REG 0xF8000200 //PSS_RST_CTRL寄存器,絕對地址,
#define SLCR_UNLOCK_ADDR 0xF8000008 //SLCR_UNLOCK寄存器,絕對地址,
#define UNLOCK_KEY 0xDF0D //使能碼
#define PSS_RST_MASK 0x01 //復(fù)位碼

void PsSoftwareReset(void)
{
Xil_Out32(SLCR_UNLOCK_ADDR, UNLOCK_KEY); //寫使能
Xil_Out32(PSS_RST_CTRL_REG, PSS_RST_MASK); //復(fù)位
}

#define XDCFG_MULTIBOOT_ADDR_OFFSET_REG 0xF800702C //MULTIBOOT寄存器,絕對地址,
#define XDCFG_UNLOCK_OFFSET_ADDR 0xF8007034 //XDCFG_UNLOCK_寄存器,絕對地址,
#define UNLOCK_XDCFG_KEY 0x757BDF0D //使能碼

#define APP1_LOCATION 0
#define APP2_LOCATION 128

void ModifyMultiBoot(void)
{
Xil_Out32(XDCFG_UNLOCK_OFFSET_ADDR , UNLOCK_XDCFG_KEY ); //寫使能
Xil_Out32(XDCFG_MULTIBOOT_ADDR_OFFSET_REG , APP2_LOCATION ); //更改MULTIBOOT
}

int main()
{
init_platform();
print("111111111111111111111111111111111111111\r\n");
sleep(5);
ModifyMultiBoot();
PsSoftwareReset();
cleanup_platform();
return 0;
}

hello_test2.c

#include
#include "platform.h"
#include "xil_printf.h"
#include "xil_io.h"
#include "sleep.h"

#define PSS_RST_CTRL_REG 0xF8000200 //PSS_RST_CTRL寄存器,絕對地址,
#define SLCR_UNLOCK_ADDR 0xF8000008 //SLCR_UNLOCK寄存器,絕對地址,
#define UNLOCK_KEY 0xDF0D //使能碼
#define PSS_RST_MASK 0x01 //復(fù)位碼

void PsSoftwareReset(void)
{
Xil_Out32(SLCR_UNLOCK_ADDR, UNLOCK_KEY); //寫使能
Xil_Out32(PSS_RST_CTRL_REG, PSS_RST_MASK); //復(fù)位
}

#define XDCFG_MULTIBOOT_ADDR_OFFSET_REG 0xF800702C //MULTIBOOT寄存器,絕對地址,
#define XDCFG_UNLOCK_OFFSET_ADDR 0xF8007034 //XDCFG_UNLOCK_寄存器,絕對地址,
#define UNLOCK_XDCFG_KEY 0x757BDF0D //使能碼

#define APP1_LOCATION 0
#define APP2_LOCATION 128

void ModifyMultiBoot(void)
{
Xil_Out32(XDCFG_UNLOCK_OFFSET_ADDR , UNLOCK_XDCFG_KEY ); //寫使能
Xil_Out32(XDCFG_MULTIBOOT_ADDR_OFFSET_REG , APP2_LOCATION ); //更改MULTIBOOT
}

int main()
{
init_platform();
print("222222222222222222222222222222222\r\n");
sleep(5);
ModifyMultiBoot();
PsSoftwareReset();
cleanup_platform();
return 0;
}

5、分別生成bin文件,且需要注意生成的bin文件大小,因為是分段燒寫flash,第一個bin與第二個bin的間隔要比第一個bin的文件要大,且間隔為32KB的整數(shù)倍,此次實驗中,生成的bin都是2.2MB,所以把第二個的bin起始地址設(shè)置為128*32KB。

6、在JTAG模式下燒寫FLASH

poYBAGIMpOeAfo3lAAZNmFyRIwU100.png

pYYBAGIMpOqAQZAVAAZYQe3Id4A946.png

7、在QSPI模式下啟動
串口打印輸出
[15:07:38.243]收←◆
Xilinx First Stage Boot Loader
Release 2020.1 Mar 24 2021-03:07:57
Devcfg driver initialized
Silicon Version 3.1
Boot mode is QSPI
Single Flash Information
FlashID=0xEF 0x40 0x19
WINBOND 256M Bits
QSPI is in single flash connection
QSPI is in 4-bit mode
QSPI Init Done
Flash Base Address: 0xFC000000
Reboot status register: 0x60480000
Multiboot Register: 0x0000C000
Image Start Address: 0x00000000
Partition Header Offset:0x00000C80
Partition Count: 3
Partition Number: 1
Header Dump
Image Word Len: 0x0007F2E8
Data Word Len: 0x0007F2E8
Partition Word Len:0x0007F2E8
Load Addr: 0x00000000
Exec Addr: 0x00000000
Partition Start: 0x000065D0
Partition Attr: 0x00000020
Partition Checksum Offset: 0x00000000
Section Count: 0x00000001
Checksum: 0xFFE7BF06
Bitstream
In FsblHookBeforeBitstreamDload function

[15:07:38.610]收←◆P
[15:07:38.640]收←◆CAP:StatusReg = 0x40000A30
PCAP:device ready
PCAP:Clear done
Level Shifter Value = 0xA
Devcfg Status register = 0x40000A30
PCAP:Fabric is Initialized done
PCAP register dump:
PCAP CTRL 0xF8007000: 0x4C00E07F
PCAP LOCK 0xF8007004: 0x0000001A
PCAP CONFIG 0xF8007008: 0x00000508
PCAP ISR 0xF800700C: 0x0802000B
PCAP IMR 0xF8007010: 0xFFFFFFFF
PCAP STATUS 0xF8007014: 0x50000F30
PCAP DMA SRC ADDR 0xF8007018: 0x00100001
PCAP DMA DEST ADDR 0xF800701C: 0xFFFFFFFF
PCAP DMA SRC LEN 0xF8007020: 0x0007F2E8
PCAP DMA DEST LEN 0xF8007024: 0x0007F2E8
PCAP ROM SHADOW CTRL 0xF8007028: 0xFFFFFFFF
PCAP MBOOT 0xF800702C: 0x0000C000
PCAP SW ID 0xF8007030: 0x00000000
PCAP U
[15:07:38.694]收←◆NLOCK 0xF8007034: 0x757BDF0D
PCAP MCTRL 0xF8007080: 0x30800100

DMA Done !

FPGA Done !
In FsblHookAfterBitstreamDload function
Partition Number: 2
Header Dump
Image Word Len: 0x00002002
Data Word Len: 0x00002002
Partition Word Len:0x00002002
Load Addr: 0x00100000
Exec Addr: 0x00100000
Partition Start: 0x000858C0
Partition Attr: 0x00000010
Partition Checksum Offset: 0x00000000
Section Count: 0x00000001
Checksum: 0xFFD744C8
Application
Handoff Address: 0x00100000
In FsblHookBeforeHandoff function
SUCCESSFUL_HANDOFF
FSBL Status = 0x1
11111111111111111111111111111111111111111

[15:07:43.911]收←◆
Xilinx First Stage Boot Loader
Release 2020.1 Mar 24 2021-03:07:57
Devcfg driver initialized
Silicon Version 3.1
Boot mode is QSPI
Single Flash Information
FlashID=0xEF 0x40 0x19
WINBOND 256M Bits
QSPI is in single flash connection
QSPI is in 4-bit mode
QSPI Init Done
Flash Base Address: 0xFC000000
Reboot status register: 0x60480000
Multiboot Register: 0x0000C080
Image Start Address: 0x00400000
Partition Header Offset:0x00400C80
Partition Count: 3
Partition Number: 1
Header Dump
Image Word Len: 0x0007F2E8
Data Word Len: 0x0007F2E8
Partition Word Len:0x0007F2E8
Load Addr: 0x00000000
Exec Addr: 0x00000000
Partition Start: 0x000065D0
Partition Attr: 0x00000020
Partition Checksum Offset: 0x00000000
Section Count: 0x00000001
Checksum: 0xFFE7BF06
Bitstream
In FsblHookBeforeBitstreamDload function

[15:07:44.276]收←◆PCAP:StatusReg = 0x40000A30
PCAP:device ready
PCAP:Clear done
Level Shifter Value = 0xA
Devcfg Status register = 0x40000A30
PCAP:Fabric is Initialized done
PCAP register dump:
PCAP CTRL 0xF8007000: 0x4C00E07F
PCAP LOCK 0xF8007004: 0x0000001A
PCAP CONFIG 0xF8007008: 0x00000508
PCAP ISR 0xF800700C: 0x0802000B
PCAP IMR 0xF8007010: 0xFFFFFFFF
PCAP STATUS 0xF8007014: 0x50000F30
PCAP DMA SRC ADDR 0xF8007018: 0x00100001
PCAP DMA DEST ADDR 0xF800701C: 0xFFFFFFFF
PCAP DMA SRC LEN 0xF8007020: 0x0007F2E8
PCAP DMA DEST LEN 0xF8007024: 0x0007F2E8
PCAP ROM SHADOW CTRL 0xF8007028: 0xFFFFFFFF
PCAP MBOOT 0xF800702C: 0x0000C080
PCAP SW ID 0xF8007030: 0x00000000
PCAP UNLOCK 0xF8007034: 0x757BDF0D
PCAP MCTRL 0xF8007080: 0x30800100

DMA Done !

FPGA Done !
In FsblHookAfterBitstreamDload function
Partition Number: 2
Header Dump
Image Word Len: 0x00002002
Data Word Len: 0x00002002
Partition Word Len:0x00002002
Load Addr: 0x00100000
Exec Addr: 0x00100000
Partition Start: 0x000858C0
Partition Attr: 0x00000010
Partition Checksum Offset: 0x00000000
Section Count: 0x00000001
Checksum: 0xFFD744C8
Application
Handoff Address: 0x00100000
In FsblHookBeforeHandoff function
SUCCESSFUL_HANDOFF
FSBL Status = 0x1
22222222222222222222222222222222222222222

測試成功。

審核編輯:符乾江

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 測試
    +關(guān)注

    關(guān)注

    9

    文章

    6367

    瀏覽量

    131624
  • Zynq
    +關(guān)注

    關(guān)注

    10

    文章

    632

    瀏覽量

    49561
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    AMD Zynq UltraScale+ RFSoC評估套件調(diào)試檢查表

    本篇文章包含一份調(diào)試檢查表,它是對 AMD Zynq UltraScale+ RFSoC 評估套件(ZCU208、ZCU216、ZCU111 和 ZCU670)上評估板相關(guān)問題進(jìn)行故障排除的重要資源。
    的頭像 發(fā)表于 04-15 14:08 ?99次閱讀
    AMD <b class='flag-5'>Zynq</b> UltraScale+ RFSoC評估套件調(diào)試檢查表

    ZYNQ核心板原理圖講解

    ZYNQ系列的FPGA設(shè)計方法大同小異,都是PL+PS架構(gòu),只需要理清楚有多少個BANK,哪些BANK支持多少V供電和功耗,上電時序,那些BANK是PS端那些是PL端即可。目前網(wǎng)上有很多原理圖可以參考,可以根據(jù)自己的設(shè)計需求和習(xí)慣更換連接器或者電源芯片。
    的頭像 發(fā)表于 04-09 15:45 ?4984次閱讀
    <b class='flag-5'>ZYNQ</b>核心板原理圖講解

    FPGA硬件設(shè)計之ZYNQ外圍DDR介紹

    由于ZYNQ-PS端的BANK502基本就是為DDR設(shè)計的,所以原理圖設(shè)計非常簡單:幾乎就是PIN TO PIN連接。
    的頭像 發(fā)表于 03-25 15:30 ?298次閱讀
    FPGA硬件設(shè)計之<b class='flag-5'>ZYNQ</b>外圍DDR介紹

    基于ZYNQ-MZ702P開發(fā)板實現(xiàn)以太網(wǎng)通信

    本章以太網(wǎng)通信實驗是基于ZYNQ-MZ702P開發(fā)板進(jìn)行實現(xiàn),在配置方面,需要讀者自主修改不同的地方。文章末尾有本項目原工程壓縮包,提供參考。
    的頭像 發(fā)表于 02-11 11:42 ?2080次閱讀
    基于<b class='flag-5'>ZYNQ</b>-MZ702P開發(fā)板實現(xiàn)以太網(wǎng)通信

    如何在Zynq UltraScale+ MPSoC平臺上通過JTAG啟動嵌入式Linux鏡像

    在之前文章中,我們介紹了如何使用 XSCT 工具通過 JTAG 在 Zynq SoC 上啟動嵌入式 Linux 鏡像(從 JTAG 啟動 Zynq-7000 嵌入式 Linux:使用 XSCT 全
    的頭像 發(fā)表于 01-13 11:45 ?4953次閱讀

    電源模塊紋波測試方法解析說明(手動測試+自動測試

    行業(yè)標(biāo)準(zhǔn)與實操經(jīng)驗,詳細(xì)說明紋波測試的完整流程,并融入 ATECLOUD 自動化測試平臺的應(yīng)用優(yōu)勢,助力電源行業(yè)高效完成測試驗證。 電源模塊測試
    的頭像 發(fā)表于 01-09 15:24 ?3236次閱讀
    電源模塊紋波<b class='flag-5'>測試</b>方法解析<b class='flag-5'>說明</b>(手動<b class='flag-5'>測試</b>+自動<b class='flag-5'>測試</b>)

    【ALINX 教程】FPGA Multiboot 功能實現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    教程目的 本教程介紹如何在 ?ALINX Artix US+ AXAU25 FPGA ?開發(fā)板上,通過? Multiboot ?實現(xiàn)多個 bitstream 的存儲與動態(tài)切換,并在配置失敗時自動回退
    的頭像 發(fā)表于 01-05 15:41 ?1585次閱讀
    【ALINX 教程】FPGA <b class='flag-5'>Multiboot</b> 功能實現(xiàn)——基于 ALINX Artix US+ AXAU25 開發(fā)板

    如何在ZYNQ本地部署DeepSeek模型

    一個將最小號 DeepSeek 模型部署到 AMD Zynq UltraScale+ MPSoC 處理系統(tǒng)的項目。
    的頭像 發(fā)表于 12-19 15:43 ?7791次閱讀
    如何在<b class='flag-5'>ZYNQ</b>本地部署DeepSeek模型

    基于AXI DMA IP核的DDR數(shù)據(jù)存儲與PS端讀取

    添加Zynq Processing System IP核,配置DDR控制器和時鐘。7000系列的Zynq可以參考正點原子DMA回環(huán)測試設(shè)置。
    的頭像 發(fā)表于 11-24 09:25 ?3501次閱讀
    基于AXI DMA IP核的DDR數(shù)據(jù)存儲與PS端讀取

    ZYNQ PS與PL數(shù)據(jù)交互方式

    ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之間的數(shù)據(jù)交互是系統(tǒng)設(shè)計的核心。
    的頭像 發(fā)表于 10-15 10:33 ?1296次閱讀
    <b class='flag-5'>ZYNQ</b> PS與PL數(shù)據(jù)交互方式

    RTthread怎么加載zynq的支持包?

    RTthread有xilinx zynq的芯片支持包了么,SDK管理器里面怎么下載ZYNQ的支持包呢?求助
    發(fā)表于 09-23 06:05

    Zynq7100 BSP移植,MSH終端不能正確顯示是為什么?

    由于新版本的RT Thread的BSP不再提供Zynq7000的支持。所以同事從RT Thread(4.0.3)中的Zynq7000移植了一份Zynq 7100的BSP。但是MSH終端和串口輸出
    發(fā)表于 09-19 06:26

    ZYNQ UltraScalePlus RFSOC QSPI Flash固化常見問題說明

    璞致 ZYNQ UltraScalePlus RFSOC QSPI Flash 固化常見問題說明
    發(fā)表于 08-08 15:49 ?0次下載

    CH367連接zynq問題

    通過四線SPI連接CH367和zynq時,CH367使用CH367StreamSPI函數(shù)設(shè)置為四線模式,然后設(shè)置SDI為MISO,SDX為MOSI,SCS和SCL為片選和時鐘
    發(fā)表于 07-03 10:10

    正點原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍(lán)牙等接口,資料豐富!

    正點原子Z20 ZYNQ 開發(fā)板發(fā)布!板載FMC LPC、LVDS LCD和WIFI&amp;藍(lán)牙等接口,資料豐富! 正點原子新品Z20 ZYNQ開發(fā)板來啦!核心板全工業(yè)級設(shè)計,主控
    發(fā)表于 05-30 16:55
    射阳县| 西盟| 岳普湖县| 辽宁省| 涞水县| 井研县| 上虞市| 定边县| 浏阳市| 手游| 株洲县| 兰坪| 梅州市| 循化| 揭西县| 平泉县| 扶沟县| 玉门市| 竹山县| 弥勒县| 望都县| 鸡西市| 深圳市| 宾川县| 柏乡县| 曲阜市| 改则县| 和平区| 海门市| 新乡县| 紫金县| 德昌县| 玉溪市| 西宁市| 天峻县| 秀山| 盘锦市| 湖州市| 平果县| 重庆市| 马关县|