無論是x86、Arm還是新秀RISC-V，大家談及基于這些架構(gòu)的處理器時(shí)，除了對比性能、功耗以外，不免會說到造就當(dāng)下處理器差異化的另一大因素，那就是制造工藝。臺積電、中芯國際、三星還有英特爾，隨著如今幾乎所有代工廠都參與到RISC-V的制造中來，我們不妨挑幾個用上了先進(jìn)工藝的RISC-V處理器看看。

臺積電5nm+HBM3的RISC-V處理器

去年，SiFive旗下的OpenFive，一個用差異化IP提供定制方案的業(yè)務(wù)部門宣布正式流片了基于臺積電5nm工藝的RISC-V處理器，該處理器集成的IP方案主要面向高性能計(jì)算/AI、網(wǎng)絡(luò)與存儲應(yīng)用。
這款SoC用到了OpenFive的HBM3 IP子系統(tǒng)和D2D I/O，CPU核心則選用了SiFive的E76，8級流水線的32位RISC-V核心。其HBM3接口給到了7.2Gbps的速度，足以滿足任何計(jì)算密集型應(yīng)用特定領(lǐng)域加速器的帶寬需求。在D2D接口技術(shù)的支持下，該SoC可以通過2.5D封裝實(shí)現(xiàn)更高的性能、更低的功耗與延遲。當(dāng)然了，更重要的還是E76這個5.69CoreMark/Hz的RISC-V CPU核心。

不難看出，SiFive在高性能計(jì)算上有著自己的野心，哪怕目前Alphawave已經(jīng)收購了SiFive的OpenFive業(yè)務(wù)部門。從SiFive和英特爾的關(guān)系來看，雙方未來也會和繼續(xù)合作，借助英特爾的IFS代工業(yè)務(wù)，為RISC-V處理器提供更先進(jìn)的制造工藝，正如下面我們要提到的這款RISC-V處理器一樣。

以Intel4打造的近緩存計(jì)算RISC-V處理器

在我們已經(jīng)看到的不少RISC-V處理器中，除了低功耗的以外，也有不少高性能的處理器，尤其是與AI/ML相關(guān)的。深度學(xué)習(xí)激發(fā)了一批數(shù)據(jù)并行的工作負(fù)載，而傳統(tǒng)的SIMD處理器雖然解決了更多通用算力的問題，但其內(nèi)存帶寬還是無法這類應(yīng)用的要求，這也是為何GPU和一眾加速器在AI/ML上更受歡迎的原因。
在今年的VLSI22上，英特爾的研究工程師們帶來了一個新的演示分享，一個全新的8核64位RISC-V處理器，代號Vela。該芯片完全基于Intel4的CMOS工藝打造。在這一先進(jìn)工藝的助力下，這個頻率為1.15GHz的處理器僅僅占用了1.92mm2的面積，同時(shí)集成了512kB的共享LLC，每個核心分配了64kB SRAM。最關(guān)鍵的是Vela應(yīng)用了近緩存計(jì)算（CNC）技術(shù)，使得該處理器在深度學(xué)習(xí)負(fù)載上展現(xiàn)了極佳的性能。

CNC不僅實(shí)現(xiàn)了高帶寬的訪問，也實(shí)現(xiàn)了在大容量片上SRAM中直接進(jìn)行本地計(jì)算。而Vela將虛擬尋址，連貫性和一致性一并擴(kuò)張到了CNC上，實(shí)現(xiàn)了可允許在Linux下的多核操作。與此同時(shí)，這個倒轉(zhuǎn)芯片封裝設(shè)計(jì)的處理器與一個FPGA相連，作為一個用于訪問DRAM和IO的芯片組。

英特爾在分享中展示了CNC LLC的數(shù)據(jù)路徑、CNC ISA規(guī)范以及編程模型，實(shí)際工作負(fù)載演示則為DNN提供了視覺化輸入與輸出。與將數(shù)據(jù)從LLC移動到核心內(nèi)不同，CNC將成績累加運(yùn)算搬到了LLC上，就地處理數(shù)據(jù)。如此一來避免了片上網(wǎng)絡(luò)的帶寬瓶頸，同時(shí)減少全局?jǐn)?shù)據(jù)的移動，增加了吞吐量提高了能效。英特爾的研究員也給出了具體提升數(shù)據(jù)，與標(biāo)量處理相比，其吞吐量提升了46倍；通過減少數(shù)據(jù)移動，其整體功耗降低了11%，推理功耗降低至52分之一；在MLPerf的異常檢測測試中，Vela將延遲降低了4.25倍，低至40μs。

不少人猜測這會不會是SiFive與英特爾打造的HorseCreek平臺，畢竟該平臺用到的也是英特爾的7nm工藝（Intel4）。不過在英特爾和SiFive雙方去年的聲明中，都提到了HorseCreek將使用SiFive的P550核心，一個13級流水線三發(fā)射的高性能RISC-V核心。但從其1.15GHz的頻率和1.92mm2的面積來看，很可能不是，至少不會是完整的HorseCreek。

結(jié)語

其實(shí)要說現(xiàn)在RISC-V處理器所用的工藝，還是7nm和之前的成熟工藝居多，畢竟RISC-V現(xiàn)在軟硬件生態(tài)都還在高速發(fā)展中，并沒有選擇與Arm或x86在通用CPU和手機(jī)SoC上硬碰硬。也許RISC-V不像Arm的公版核心一樣，有那么清晰的定位，但可以預(yù)見RISC-V未來覆蓋的市場很快就會與Arm重合，所用工藝的差距也將縮小，屆時(shí)觀察各大半導(dǎo)體廠商的選擇才更有趣。