分享幾個畫時序圖的軟件
分享幾個畫時序圖的軟件，一些通信協(xié)議，如I2C、SPI、UART、MIPI等，都會涉及到時序。
1、TimeGen
TimeGen是一款專門用于繪制時序圖的軟件，繪圖后可直接選中復制到WORD文檔中就是矢量圖，能夠快速生成時序圖。
畫時鐘
畫總線
TimeGen支持將時序圖轉為ASCII，然后復制到Verilog/VHDL的文件中。
2、AndyTiming
AndyTiming用符號代碼代表單位時間內的波形。
AndyTiming的波形清晰，可以導出BMP格式圖片，保存為.atd文件，下次可以直接調用。 添加文字方便，但等號必須對齊，手動對齊有點不方便。
3、TimingDesigner
TimingDesigner比上面兩種更專業(yè)，也會更復雜一些。 既可以用于系統(tǒng)級的設計，用于時序分析和文檔編制，也用于ASIC/FPGA設計中，用于接口規(guī)范，以及創(chuàng)建SDC時序約束。
4、WaveDrom
WaveDrom是一個基于js的畫時序圖的工具，比AbdyTiming功能強大，畫的也更漂亮，不過有點復雜，可以在線畫，也可以下載本地版本。
希望對你有幫助 ~
審核編輯 ：李倩
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯系本站處理。
舉報投訴
-
通信協(xié)議
+關注
關注
28文章
1094瀏覽量
42329 -
時序圖
+關注
關注
2文章
61瀏覽量
23062
原文標題：畫時序圖的四個好用的工具~
文章出處：【微信號：嵌入式情報局，微信公眾號：嵌入式情報局】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
技術資訊 I AiPT與AiDT，高速設計的時序雙引擎
仿真驗證，耗時耗力；稍有疏忽就會引發(fā)信號畸變、時序違例、眼圖劣化等問題，后期返工成本極高，更是嚴重拖慢項目交付周期。針對高速設計的時序調諧痛點，CadenceAl
詳解電源時序配置方法
隨著系統(tǒng)應用的發(fā)展，電源應用的需求越來越多，同時在一個系統(tǒng)中，電源Rail要求也越來越多，而且不同的Rail需要按照一定的時序上電或者下電。
AI輔助軟件測試：幾個關鍵路徑
軟件測試是保障質量的關鍵環(huán)節(jié)，但測試用例設計耗時、覆蓋分析繁瑣、自動化腳本維護成本高等問題，一直困擾著測試團隊。大語言模型的出現，為測試工作提供了一種新的輔助手段。這里從幾個實踐角度，聊聊AI如何在
RGB時序燈條的工作原理講解
圖文配合講解了RGB時序燈條的應用場景、什么是RGB時序燈條、信號格式與傳輸規(guī)則、燈珠芯片的工作流程、顏色與動態(tài)效果控制方式等
發(fā)表于 02-06 11:36
?0次下載
Vector官宣收購StatInf公司RocqStat軟件技術
Vector Informatik于2026年1月16日，在其德國斯圖加特總部，官宣收購了StatInf公司的RocqStat軟件技術及其專家團隊。此次收購意在增強Vector在時序分析和最差情況執(zhí)行時間（WCET）估算方面的能
輸入引腳時鐘約束_Xilinx FPGA編程技巧-常用時序約束詳解
中，同一個系統(tǒng)時鐘既傳輸數據也獲取數據?？紤]到板子路徑延時和時鐘抖動，接口的操作頻率不能太高。
圖1?1 簡化的系統(tǒng)同步輸入SDR接口電路圖
圖1?2SDR系統(tǒng)同步輸入時序
發(fā)表于 01-16 08:19
vivado時序分析相關經驗
vivado綜合后時序為例主要是有兩種原因導致：
1，太多的邏輯級
2，太高的扇出
分析時序違例的具體位置以及原因可以使用一些tcl命令方便快速得到路徑信息
發(fā)表于 10-30 06:58
時序約束問題的解決辦法
在使用vivado對 Verilog 代碼進行綜合后，點擊“SYNTHESIS”下的“Report Timing Summary”，可以查看綜合后的時序報告，查看 Setup Time 和 Hold
發(fā)表于 10-24 09:55
PLC梯形圖編程方法（PPT版）
電路進行拼湊梯形圖。
梯形圖經驗設計法的步驟
分解梯形圖程序
輸入信號邏輯組合
使用輔助元件和輔助觸點
使用定時器和計數器
使用功能指令
畫互鎖條件
發(fā)表于 05-30 16:46
不知道怎么畫原理圖了
某天，某實驗室，幾位工程師在討論《原理圖設計規(guī)范》。一秒之前還很和諧，下一秒討論原理圖怎么畫的時候，大家的意見就分歧很大了。類似于“豆?jié){是喝甜的還是咸的”、“粽子里面是放棗子還是放肉”。原來畫
FPGA時序約束之設置時鐘組
Vivado中時序分析工具默認會分析設計中所有時鐘相關的時序路徑，除非時序約束中設置了時鐘組或false路徑。使用set_clock_groups命令可以使時序分析工具不分析時鐘組中時
求助，關于LTM4644上電時序問題求解
輸出電壓正?！，F在想配置上電時序，1V>1.8V>3.3V，按照器件手冊的圖33設計的電路原理圖，設計原理圖如下
使用電壓跟蹤功能后，1.8V電壓輸出為1
發(fā)表于 04-18 06:22
評論