關(guān)于為FPGA應(yīng)用設(shè)計一個好的電源管理解決方案，已經(jīng)有很多技術(shù)討論，因為它不是一件容易的事。這項任務(wù)的一個方面涉及找到正確的解決方案并選擇最合適的電源管理產(chǎn)品，而另一個方面是如何優(yōu)化實際解決方案以用于FPGA。

尋找合適的電源解決方案

找到為 FPGA 供電的最佳解決方案并非易事。許多供應(yīng)商將某些產(chǎn)品推銷為適合為 FPGA 供電。是什么讓DC-DC轉(zhuǎn)換器的選擇專門用于為FPGA供電？不多。通常，所有電源轉(zhuǎn)換器都可用于為 FPGA 供電。對某些產(chǎn)品的建議通?；谝韵率聦崳涸S多FPGA應(yīng)用需要多個電壓軌，例如FPGA內(nèi)核、I/O，以及可能用于DDR存儲器端接的附加電壓軌。通常首選PMIC（電源管理集成電路），其中多個DC-DC轉(zhuǎn)換器全部集成到單個穩(wěn)壓器芯片中。

找到為特定FPGA供電的良好解決方案的一種流行方法是使用預(yù)先存在的電源管理參考設(shè)計，許多FPGA供應(yīng)商都提供這種設(shè)計。這是優(yōu)化設(shè)計的良好起點。然而，通常需要對此類設(shè)計進行修改，因為具有FPGA的系統(tǒng)通常需要額外的電壓軌和負載，而這些電壓軌和負載也需要供電。通常還需要對參考設(shè)計進行補充。另一件需要考慮的事情是FPGA的輸入功率不是固定的。輸入電壓在很大程度上取決于實際邏輯電平和FPGA實現(xiàn)的設(shè)計。完成對電源管理參考設(shè)計的修改后，它看起來將與參考設(shè)計的原始建議不同。有人可能會說，最好的解決方案是甚至不費心于電源管理參考設(shè)計，而是將所需的電壓軌和電流直接輸入電源管理選擇和優(yōu)化工具，例如ADI公司的LTpowerCAD。

LTpowerCAD可用于為各個電壓軌提供電源解決方案。它還提供了一系列參考設(shè)計，為設(shè)計人員提供了一個良好的起點。LTpowerCAD可從ADI公司網(wǎng)站免費下載。

一旦選擇了電源架構(gòu)和單獨的電壓轉(zhuǎn)換器，我們就需要選擇合適的無源元件并設(shè)計電源。在執(zhí)行此操作時，我們需要牢記FPGA的特殊負載要求。

這些是：

個性化電流要求

電壓軌排序

電壓軌的單調(diào)上升

快速功率瞬變

電壓精度

個性化電流要求

任何FPGA的實際電流消耗在很大程度上取決于用例。不同的時鐘和不同的FPGA內(nèi)容需要不同的功率。因此，典型FPGA設(shè)計的最終電源規(guī)格在FPGA系統(tǒng)設(shè)計過程中必然會發(fā)生變化。FPGA 制造商提供功耗估算工具，幫助計算解決方案所需的功率電平類型。在構(gòu)建實際硬件之前，此信息非常有用。盡管如此，F(xiàn)PGA的設(shè)計仍然是最終的，或者至少接近最終的，才能使用這種功耗估算器獲得有意義的結(jié)果。

通常，工程師在設(shè)計電源時會考慮最大FPGA電流。然后，如果事實證明實際的FPGA設(shè)計需要較少的功率，則縮小電源。

電壓軌排序

許多FPGA需要不同的電源電壓軌才能按特定順序出現(xiàn)。通常，在I/O電壓出現(xiàn)之前需要提供內(nèi)核電壓。否則，某些FPGA將被損壞。為避免這種情況，需要按正確的順序?qū)﹄娫催M行排序。通過在標(biāo)準(zhǔn)DC-DC轉(zhuǎn)換器上使用使能引腳，可以輕松完成簡單的上排序。然而，通常還需要受控的下序。當(dāng)僅執(zhí)行使能引腳排序時，很難獲得良好的結(jié)果。更好的解決方案是使用具有高級集成時序功能的PMIC，例如ADP5014。支持可調(diào)上序和反向順序下序運算的特殊電路模塊在圖2中以紅色表示。

圖2.ADP5014 PMIC集成支持靈活的上序和下序。

圖3顯示了使用該器件完成的排序。上序和下序時序的時間延遲可通過ADP5014上的延遲（DL）引腳輕松調(diào)整。

如果使用單獨的電源，則額外的排序芯片可以處理所需的開/關(guān)排序。LTC2924 就是一個例子，它可以控制 DC-DC 轉(zhuǎn)換器的使能引腳以接通和關(guān)斷電源，或者能夠驅(qū)動高側(cè) N 溝道 MOSFET 以將 FPGA 連接和分離到某個電壓軌。

圖3.多個FPGA電源電壓的啟動和關(guān)斷時序。

電壓軌的單調(diào)上升

除了電壓排序之外，啟動期間電壓的單調(diào)上升也可能是必要的。這意味著電壓只會線性上升，如圖4中的電壓A所示。此圖中的電壓B顯示了電壓不單調(diào)上升的示例。當(dāng)負載在啟動期間開始在某個電壓電平下拉動大電流時，就會發(fā)生這種情況。防止這種情況的一種方法是允許電源的軟啟動時間更長，并選擇能夠快速提供大量電流的電源轉(zhuǎn)換器。

圖4.電壓 A 單調(diào)上升，電壓 B 不單調(diào)上升。

快速功率瞬變

FPGA的另一個特點是FPGA很快開始吸收高電流。它們會在電源上引起高負載瞬變。因此，許多FPGA需要大量的輸入電壓去耦。陶瓷電容器在V之間使用得非常緊密核心以及器件的 GND 引腳。高達 1 mF 的值很常見。如此高的電容有助于減少對電源的需求，以提供非常高的峰值電流。但是，許多開關(guān)穩(wěn)壓器和LDO都規(guī)定了最大輸出電容。FPGA的輸入電容要求可能超過電源允許的最大輸出電容。

電源不喜歡巨大的輸出電容器，因為在啟動期間，該電容器組看起來像是開關(guān)穩(wěn)壓器輸出短路。這個問題有一個解決方案。較長的軟啟動時間允許大型電容器組上的電壓可靠地上升，而無需電源進入短路電流限制模式。

圖5.許多 FPGA 的輸入電容要求。

一些功率轉(zhuǎn)換器不喜歡過大的輸出電容的另一個原因是，該電容值成為調(diào)節(jié)環(huán)路的一部分。具有集成環(huán)路補償?shù)霓D(zhuǎn)換器不允許過大的輸出電容，以防止穩(wěn)壓器的環(huán)路不穩(wěn)定。通常，可以通過在高端反饋電阻兩端使用前饋電容來影響控制環(huán)路，如圖6所示。

圖6.前饋電容，允許在沒有環(huán)路補償引腳可用時進行控制環(huán)路調(diào)整。

對于電源的負載瞬態(tài)和啟動行為，包括LTpowerCAD在內(nèi)的開發(fā)工具鏈，尤其是LTspice非常有用。一種非常適合建模和仿真的效果是FPGA的大輸入電容與電源輸出電容的去耦。圖 6 顯示了此概念。雖然POL（負載點）電源往往靠近負載，但電源和FPGA輸入電容之間通常有一些PCB走線。當(dāng)電路板上有多個相鄰的FPGA輸入電容時，距離電源最遠的電容對電源的傳遞函數(shù)的影響較小，因為它們之間存在一些電阻，但也存在寄生走線電感。這些寄生板電感允許FPGA的輸入電容大于電源輸出電容的最大限值，即使所有電容都連接到電路板上的同一節(jié)點。在LTspice中，可以將寄生走線電感添加到原理圖中，并且可以對此類效應(yīng)進行建模。當(dāng)電路建模中包含足夠的寄生元件時，仿真結(jié)果接近現(xiàn)實。

圖7.電源輸出電容和FPGA輸入電容之間的寄生去耦。

電壓精度

FPGA電源的電壓精度通常需要相當(dāng)高。只有3%的變異公差帶是很常見的。例如，在3%電壓精度窗口內(nèi)將Stratix V內(nèi)核電源軌保持在0.85 V，只需要25.5 mV的完整容差范圍。這個小窗口包括負載瞬變后的電壓變化以及直流精度。同樣，包括LTpowerCAD和LTspice在內(nèi)的可用電源工具鏈在滿足如此嚴(yán)格要求的電源設(shè)計過程中至關(guān)重要。

最后一條建議是關(guān)于FPGA輸入電容的選擇。為了快速提供大電流，通常選擇陶瓷電容器。它們適用于此目的，但需要選擇它們，以便其真實電容值不會隨直流偏置電壓而下降。一些陶瓷電容器，特別是Y5U型電容器，當(dāng)直流電壓接近其最大額定直流電壓時，其真實電容值將變?yōu)闃?biāo)稱面值的20%。