這里提到的局部重配置技術(shù)（Partial Reconfiguration） 是現(xiàn)場(chǎng)可編程門(mén)陣列（呵呵，就是FPGA了） 器件中的一部分。指的是在FPGA其他部分還在正常運(yùn)行的情況下對(duì)其局部進(jìn)行的重新配置。

眾所周知，硬件也可以像軟件一樣做模塊化的設(shè)計(jì)。比如使用HDL在FPGA器件內(nèi)部，先創(chuàng)建子模塊，再用更高級(jí)的模塊來(lái)封裝各種子模塊。在某些情況下，如果在FPGA的一部分還在正常工作時(shí)，能實(shí)時(shí)調(diào)整其他一個(gè)或多個(gè)子模塊功能，將是一個(gè)很有好處的事情。

一般情況下，要重新配置一個(gè)FPGA需要使其處于復(fù)位狀態(tài)，并通過(guò)外部控制器重新加載一個(gè)新設(shè)計(jì)到器件中。而局部重配置技術(shù)允許在FPGA內(nèi)部或外部的控制器在加載一個(gè)局部設(shè)計(jì)到一個(gè)可重配置模塊中時(shí)，設(shè)計(jì)中的其他部分仍能繼續(xù)正常工作。局部重配置還可以用于存儲(chǔ)多種設(shè)計(jì)時(shí)的節(jié)省空間目的，比如說(shuō)只存儲(chǔ)多種設(shè)計(jì)之間不同的局部，設(shè)計(jì)的相同部分僅保存一次，不會(huì)重復(fù)保存。

舉個(gè)常見(jiàn)例子，比如在通信產(chǎn)品中，如果一個(gè)FPGA器件控制多個(gè)連接，一些連接可能要加密，并且要加載不同的加密IP核來(lái)處理不同的連接，這時(shí)有了局部重配置技術(shù)就不用down掉整個(gè)控制器來(lái)切換了。

目前局部重配置技術(shù)還不能支持XILINX旗下全部的FPGA產(chǎn)品系列。當(dāng)前版本的軟件中僅支持Virtex II, Virtex II Pro, and Virtex 4系列，更新的產(chǎn)品系列應(yīng)該在更新的軟件版本中支持。一個(gè)特殊的軟件流程要在這種模塊設(shè)計(jì)過(guò)程中被強(qiáng)調(diào)注意。典型情況下，這種設(shè)計(jì)模塊是建立在FPGA內(nèi)部經(jīng)過(guò)良好定義的邊界上的，并且需要通過(guò)特別的設(shè)計(jì)，將其映射到內(nèi)部硬件上。

從設(shè)計(jì)的功能性上來(lái)分，局部重配置可以分為以下兩種：

動(dòng)態(tài)局部重配置（dynamic partial reconfiguration）, 顯而易見(jiàn)，這是個(gè)可以活動(dòng)的重配置，它允許FPGA的其他部分還在正常運(yùn)行的情況下改變器件的一部分。
靜態(tài)局部重配置（static partial reconfiguration），在這種重配置處理期間，器件不是活動(dòng)的。當(dāng)局部數(shù)據(jù)被發(fā)送入FPGA時(shí)，器件的其余部分是停止的（處于shutdown模式），配置完成后其余部分才又開(kāi)始運(yùn)行。
XILINX的FPGA器件的局部重配置還可以分為以下兩種類型：

基于模塊的局部重配置（Module-based partial reconfiguration）允許重配置設(shè)計(jì)中特定的模塊元件。要確保通過(guò)可重配置模塊邊界的通信，需要事先準(zhǔn)備好一種特殊的總線宏單元。該總線宏單元作為一種固定的路由橋工作，連接設(shè)計(jì)中空余部分的可重配置模塊。基于模塊的局部重配置在設(shè)計(jì)規(guī)范階段需要運(yùn)行一套特定的Guidelines。最終為設(shè)計(jì)中的每個(gè)可重配置模塊都創(chuàng)建一個(gè)分立的bit流。這樣的bit流即可被用來(lái)運(yùn)行局部重配置。

基于區(qū)別的局部重配置（Difference-based partial reconfiguration） 可以被用在對(duì)設(shè)計(jì)的一次小修改上。尤其是在改變LUT等式或存儲(chǔ)器塊內(nèi)容時(shí)尤為有效。這樣的局部bit流僅包含現(xiàn)有設(shè)計(jì)結(jié)構(gòu)和新結(jié)構(gòu)之間的區(qū)別信息?；趨^(qū)別的局部重配置有兩種方式：前端和后端。前端方式基于硬件描述語(yǔ)言（HDL）的修改。這種方式對(duì)于一個(gè)需要完全重復(fù)綜合和實(shí)現(xiàn)過(guò)程的解決方案來(lái)講是很清晰的。后端方式允許在原型設(shè)計(jì)的實(shí)現(xiàn)階段進(jìn)行修改，因此不需要重新執(zhí)行綜合過(guò)程。兩種方式的運(yùn)用都會(huì)創(chuàng)建局部bit流，并都能用于FPGA的局部重配置功能。

需要提示注意的是：局部重配置僅能更新FPGA的一部分。更新期間不需要FPGA的任何部分繼續(xù)運(yùn)行。

審核編輯 ：李倩