PCIe接口的PCB布局布線要求
PCI-Express，簡(jiǎn)稱“PCI-e”是一種高速串行計(jì)算機(jī)擴(kuò)展總線標(biāo)準(zhǔn)，PCI-E屬于高速串行點(diǎn)對(duì)點(diǎn)雙通道高帶寬傳輸，所連接的設(shè)備分配獨(dú)享通道帶寬，不共享總線帶寬，它的主要優(yōu)勢(shì)就是數(shù)據(jù)傳輸速率高。
PCI-E2.0和PCI-E3.0主要存在以下不同：
1）最大數(shù)據(jù)率不同：PCI-E 2.0只能提供5GT/S的最大數(shù)據(jù)率，而PCI-E 3.0的數(shù)據(jù)傳輸率則達(dá)到了8GT/S，提高了總線帶寬。PCI-E 3.0規(guī)范將數(shù)據(jù)傳輸率提升到8GT/S，并且保持了對(duì)PCI-E 2.x/1.x的向下兼容，繼續(xù)支持2.5T/S、5T/S信號(hào)機(jī)制。
2）編碼方式不同：PCI Express 3.0工作在8T/S頻率上，取消了傳統(tǒng)的8b/10b編碼，它將引入包括信號(hào)強(qiáng)化（enhanced signaling）、數(shù)據(jù)完整性（data integrity）、傳輸接收均衡、PLL改善、時(shí)脈數(shù)據(jù)恢復(fù)和通用擴(kuò)展等多項(xiàng)技術(shù)。
針對(duì)PCI-E2.0和PCI-E3.0的不同特點(diǎn)，對(duì)應(yīng)也有不同的PCB設(shè)計(jì)要求。
PCI-E接口的PCB設(shè)計(jì)有如下表1所示注意事項(xiàng)：
表1 PCI-E接口的PCB設(shè)計(jì)要求
建議在 BGA 區(qū)域的以下位置加地通孔，并建議差分信號(hào)作包地處理，包地線的地孔間隔小于300mil。如圖1所示。
圖1 PCIe3.0 BGA 區(qū)域扇出走線
聲明： 本文凡億教育原創(chuàng)文章，轉(zhuǎn)載請(qǐng)注明來(lái)源！投稿/招聘/廣告/課程合作/資源置換請(qǐng)加微信：13237418207-
pcb
+關(guān)注
關(guān)注
4417文章
23959瀏覽量
426031
原文標(biāo)題：PCIe接口的PCB布局布線要求
文章出處：【微信號(hào)：FANYPCB，微信公眾號(hào)：凡億PCB】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
如何設(shè)置HDI PCB布局?
pcb布局建議
深入探討PCB布局布線的專業(yè)設(shè)計(jì)要點(diǎn)與常見挑戰(zhàn)
基于Molex NearStack PCIe連接器系統(tǒng)的技術(shù)分析文章
PCB布局布線的相關(guān)基本原理和設(shè)計(jì)技巧
嵌入式接口通識(shí)知識(shí)之PCIe接口
高速接口布局指南
如何理解芯片設(shè)計(jì)中的后端布局布線
高速PCB布局/布線的原則
高層數(shù)層疊結(jié)構(gòu)PCB的布線策略
高速PCB板的電源布線設(shè)計(jì)
技術(shù)資料—PCB設(shè)計(jì)規(guī)范
如何布線才能降低MDDESD風(fēng)險(xiǎn)？PCB布局的抗干擾設(shè)計(jì)技巧
評(píng)論