在當今時代，摩爾定律帶來的收益正在不斷放緩，而Multi-Die系統(tǒng)提供了一種途徑，通過在單個封裝中集成多個異構裸片（小芯片），能夠為計算密集型應用降低功耗并提高性能。正因如此，Multi-Die系統(tǒng)正迅速成為超大規(guī)模用戶、自動駕駛汽車開發(fā)者和移動設備開發(fā)者的首選架構。

雖然Multi-Die系統(tǒng)開發(fā)可以遵循與單片式SoC類似的驗證流程，但是每一步都必須從單個裸片到整個系統(tǒng)的角度進行綜合考慮。這是否意味著Multi-Die系統(tǒng)的驗證會更加困難？當然，開發(fā)者會遇到一些獨特的挑戰(zhàn)，但只要運用合適的框架、流程和技術，這些挑戰(zhàn)都是可以克服的。

Multi-Die系統(tǒng)驗證的三大挑戰(zhàn)

Multi-Die系統(tǒng)可能包括：

通過中介層連接多個小芯片的2.5D封裝

具有規(guī)則結構的3D堆疊（如存儲器和FPGA）

安裝在中介層/橋接上的異構堆疊

遞歸復合構造方式，其本質(zhì)上是多層彼此堆疊，通過對系統(tǒng)進行分區(qū)來平衡吞吐量和能耗

這些配置都分別代表了一種組合方式，它們通過通信結構相互連接各種單獨制造的裸片來實現(xiàn)大規(guī)模設計。此外，開發(fā)者還需要考慮一系列新組件，其中包括凸塊、微凸塊、硅通孔（TSV）、中介層和互連橋接。由于規(guī)模和復雜性增加，單片式SoC中常用的增量式優(yōu)化設計流程在這里行不通。對于單片式SoC，在架構設計完成后，開發(fā)者通常會編寫RTL和測試，發(fā)現(xiàn)潛在的問題，并根據(jù)需要更改架構和循環(huán)重復這三個步驟。然后，開發(fā)者會進行綜合、時序分析、再次更改、功耗估算、再次更改等等工作。這些增量式優(yōu)化步驟會一直持續(xù)下去，直到設計方案趨于完善并成為物理芯片。但這樣的流程并不適合Multi-Die系統(tǒng)架構，因為在Multi-Die系統(tǒng)架構中，所有裸片都已制造完成，并且所有組件都必須從系統(tǒng)級角度進行驗證。因此，開發(fā)者需要將系統(tǒng)級聚合概念整合到這一流程中。

下面將重點介紹Multi-Die系統(tǒng)驗證的三大挑戰(zhàn)以及如何克服這些挑戰(zhàn)：

1. 系統(tǒng)驗證必須驗證架構設計期間所作的假設，需要考慮的參數(shù)包括Die-to-Die通信、延遲、抖動、一致性、功耗、交付承諾以及錯誤。相比之下，單片式SoC只需要考慮延遲。采用標準Die-to-Die接口（比如通用芯?；ミB技術（UCIe）IP以及驗證IP）可以緩解簡化Multi-Die系統(tǒng)所面臨的這一挑戰(zhàn)。

2. 設計規(guī)模和復雜性加劇了驗證難度。對此，可以借助可擴展的仿真與硬件加速模型以及系統(tǒng)集成方法學來獲得所需的容量和性能。

3. 確定驗證完成的時間是困難的。裸片層面的錯誤無法在系統(tǒng)層面進行修復，因此必須對各個裸片進行詳盡驗證并實現(xiàn)全面的功能覆蓋。這樣一來，系統(tǒng)級驗證就可以使用明確的覆蓋模型，重點關注各種場景，例如，確保數(shù)據(jù)到達正確的位置并符合預期的吞吐量和延遲。

采用系統(tǒng)級驗證方法搶占先機

作為最佳實踐，開發(fā)者設計團隊必須從整個系統(tǒng)的角度，對Multi-Die設計進行建模、布局和驗證。這時，許多設計層面的考量和優(yōu)化方案（從水平/垂直分區(qū)及布局，到Die-to-Die通信、功耗和散熱考量）都必須從架構角度做出決策。這些工作大部分都必須盡早執(zhí)行，以便能夠做出調(diào)整來優(yōu)化設計，不然之后可能就無法再更改。一個端到端協(xié)同探索與協(xié)同優(yōu)化各種技術、架構和算法的框架對于架構探索十分有利，有助于快速估算一系列工作負載的PPA。

然而，在驗證Multi-Die系統(tǒng)時，在各個獨立模塊完成開發(fā)和驗證并且系統(tǒng)組裝完畢之后，還需要對系統(tǒng)進行整體驗證。這一流程與板級驗證非常類似，可以采用模塊化方法。

因此，Multi-Die系統(tǒng)驗證應重點關注以下方面：

涉及多個裸片的復雜功能

Multi-Die功能的性能表現(xiàn)

功能場景

基本功能測試是指對系統(tǒng)中所有裸片的RTL進行組裝和仿真。但如果仿真可能存在編譯問題（需要避免名稱沖突）和容量問題（計算服務器可能沒有足夠的內(nèi)存來構建和執(zhí)行仿真），應該怎么辦？可以復用和/或同步裸片級測試平臺嗎？仿真可以分布到多臺服務器上嗎？

在組裝Multi-Die系統(tǒng)進行仿真時，使用單個可執(zhí)行文件來仿真系統(tǒng)聚合是一種高效且有效的方法。然而，簡單地將所有裸片編譯在一起很可能會引發(fā)名稱沖突。如果能夠在單獨的庫中分析每個裸片，會怎樣呢？在這種情況下，多個裸片可以使用相同的名稱（或模塊），而不會引發(fā)名稱沖突。系統(tǒng)組裝應該只需頂層組裝和配置文件，而無需更改裸片代碼。

解決容量和性能問題

為了加快裸片的異構集成速度，新思科技綜合的Multi-Die系統(tǒng)解決方案包括各種電子設計自動化（EDA）和IP產(chǎn)品，支持早期架構探索、快速的軟件開發(fā)和系統(tǒng)驗證、高效的裸片/封裝協(xié)同設計、穩(wěn)健健壯安全的Die-to-Die連接，并有助于提高制造水平和可靠性。對于Multi-Die系統(tǒng)驗證，該解決方案的兩個關鍵組成部分是新思科技Platform Architect虛擬原型解決方案和新思科技VCS功能驗證解決方案。Platform Architect解決方案支持進行虛擬原型制作，從而實現(xiàn)早期架構探索以及早期軟件開發(fā)和硬件性能驗證。

VCS解決方案具有表現(xiàn)非常出色的仿真和約束條件解算器引擎，能夠幫助開發(fā)者實現(xiàn)驗證流程左移，在設計周期的早期即可開始驗證。VCS解決方案還包含一項新的功能，支持通過多個可執(zhí)行文件將大型仿真任務分解為若干較小部分運行，實現(xiàn)對Multi-Die系統(tǒng)的分布式仿真，從而解決驗證容量與可擴展性方面的問題。新思科技的其中一家客戶表示，與傳統(tǒng)方案相比，分布式仿真方案使得多芯片GPU的仿真速度提高了2倍。

在Multi-Die系統(tǒng)領域，仿真與硬件加速系統(tǒng)的容量已經(jīng)成為了一個問題，因為單臺計算服務器無法對系統(tǒng)中的所有裸片與內(nèi)存進行仿真。分布式仿真可以解決這個問題。新思科技的十億門級ZeBu模塊化硬件加速系統(tǒng)為開發(fā)者提供了所需的容量，讓開發(fā)者能夠以可擴展和可伸縮的方式驗證整個系統(tǒng)，而云端混合硬件加速系統(tǒng)則提供了更多方法來減少容量限制并提供更高的吞吐量。

在驗證流程的最后一步，開發(fā)者需要將整個Multi-Die系統(tǒng)連接到實際的測試儀，或至少連接到代表現(xiàn)實運行狀況的虛擬測試儀。只有這樣，系統(tǒng)才能得到充分驗證。新思科技提供了各種模型、事務處理器（包括虛擬測試儀）和速度適配器，這些可以與硬件加速器搭配使用，從而加快系統(tǒng)驗證速度。

總結

Multi-Die系統(tǒng)的出現(xiàn)讓開發(fā)者能夠加速擴展系統(tǒng)功能、降低開發(fā)風險、縮短產(chǎn)品上市時間并更輕松地打造新的產(chǎn)品版本。由于Multi-Die系統(tǒng)的各個組件之間更加相互依賴，驗證流程也變得更為復雜。每個裸片都必須經(jīng)過充分的單獨驗證，與此同時，整個系統(tǒng)也必須經(jīng)過充分的整體驗證。為確保Multi-Die系統(tǒng)實現(xiàn)預期的功能正確性，開發(fā)者需要借助多種工具，而虛擬原型制作、分布式仿真、大容量硬件加速和加速系統(tǒng)驗證等都是這方面的重要技術。

審核編輯：劉清