ADC34J4x 是一款高線性度、超低功耗、四通道、14 位、50 MSPS 至 160 MSPS 模數(shù)轉(zhuǎn)換器 （ADC）。這些器件專門設(shè)計用于支持具有大動態(tài)范圍要求的高要求高輸入頻率信號。時鐘輸入分頻器為系統(tǒng)時鐘架構(gòu)設(shè)計提供了更大的靈活性，而 SYSREF 輸入則支持完整的系統(tǒng)同步。ADC34J4x 系列支持串行電流模式邏輯 （CML） 和 JESD204B 接口，以減少接口線的數(shù)量，從而實現(xiàn)高系統(tǒng)集成密度。JESD204B 接口是一個串行接口，其中每個 ADC 的數(shù)據(jù)被串行化，并僅通過一個差分對輸出。內(nèi)部鎖相環(huán) （PLL） 將輸入 ADC 采樣時鐘乘以 20，以得出用于序列化每個通道的 14 位數(shù)據(jù)的位時鐘。ADC34J4x 器件支持子類 1，接口速度高達 3.2 Gbps。
*附件：adc34j42.pdf

特性

• 四通道
• 14 位分辨率
• 1.8V 單電源
• 靈活的輸入時鐘緩沖器，具有1、-2、-4分頻功能
• SNR = 72 dBFS，SFDR = 86 dBc（f 在 = 70兆赫
• 超低功耗：
  • 160 MSPS 時為 203 mW/通道
• 信道隔離度：105 dB
• 內(nèi)部抖動
• JESD204B串行接口：
  • 支持子類 0、1、2
  • 每個 ADC 支持一個通道，最高可達 160 MSPS
• 支持多芯片同步
• 引腳對引腳兼容 12 位版本
• 封裝：VQFN-48（7 mm × 7 mm）

參數(shù)

方框圖

ADC34J4x 是德州儀器推出的四通道 14 位高速模數(shù)轉(zhuǎn)換器（ADC）系列，核心優(yōu)勢為 50~160 MSPS 寬采樣率范圍、JESD204B 高速串行接口與超低功耗特性，專為多載波多模蜂窩基站、雷達、軟件無線電等對高動態(tài)范圍和高集成度要求嚴苛的場景設(shè)計。

核心參數(shù)與特性

• 硬件規(guī)格 ：四通道差分輸入，輸入帶寬 450 MHz，差分滿量程輸入 2 VPP；支持 15 640 MHz 外部時鐘輸入（含 1/2/4 分頻功能）；采用 48 引腳 VQFN 封裝（7mm×7mm），工作溫度 -40°C +85°C。
• 精度性能 ：70 MHz 輸入時 SNR 典型值 72 dBFS，SFDR 典型值 85~95 dBc；孔徑抖動 200 fs rms，通道隔離度 105 dB；支持內(nèi)部抖動功能，可在 SNR 與 SFDR 之間靈活權(quán)衡；積分非線性（INL）、微分非線性（DNL）性能優(yōu)異，無丟失碼。
• 接口與速率 ：JESD204B 數(shù)字接口，支持 Subclass 0/1/2，單通道 1 路 lane，最高串行速率 3.2 Gbps；支持 LMFS 格式配置（默認 4421，可選 2441），支持多芯片同步。
• 功耗與電氣特性 ：單通道典型功耗 203 mW（160 MSPS 時），支持全局掉電（5 mW）和待機（118 mW）低功耗模式；1.8V 單電源供電，AVDD 與 DVDD 無嚴格上電順序。

功能與工作模式

• 核心功能 ：支持數(shù)字增益調(diào)節(jié)（06 dB），對應(yīng)輸入滿量程 12 VPP；提供正常 / 快速兩種過范圍指示（OVR），快速模式僅需 9 個時鐘周期響應(yīng)。
• 性能優(yōu)化 ：內(nèi)置 PLL 時鐘倍頻器（×20），實現(xiàn)數(shù)據(jù)串行化；支持測試模式（PRBS、斜坡、自定義圖案等），便于系統(tǒng)調(diào)試；內(nèi)部抖動算法可優(yōu)化雜散性能，關(guān)閉后可提升 SNR。
• 同步與接口 ：支持 SYSREF（Subclass 1）和 SYNC~（Subclass 2）同步信號，實現(xiàn)多芯片確定性延遲同步；JESD204B 接口支持 8b/10b 編碼、數(shù)據(jù)加擾與初始通道對齊（ILA）。
• 靈活配置 ：通過 SPI 接口配置時鐘分頻、數(shù)字增益、抖動開關(guān)、測試模式等參數(shù)；支持通道獨立掉電，可按需關(guān)閉閑置通道降低功耗。

應(yīng)用場景

適用于多載波多模蜂窩基站、雷達與智能天線陣列、彈藥制導、電機控制反饋、網(wǎng)絡(luò)與矢量分析儀、通信測試設(shè)備、無損檢測、微波接收器、軟件無線電（SDR）、正交與分集無線電接收器等場景。

關(guān)鍵設(shè)計要點

• 電源要求 ：AVDD 與 DVDD 均為 1.7~1.9 V，每個電源引腳就近配置 0.1 μF 低 ESR 去耦電容，電源源頭可并聯(lián) 1 μF、10 μF 電容增強濾波。
• 布局建議 ：模擬輸入路徑與數(shù)字信號、時鐘線垂直布線，減少串擾；JESD204B 差分對需等長布線，終端匹配 100Ω 電阻并靠近接收端；模擬地與數(shù)字地共用地平面，確保低阻抗接地。
• 配置方式 ：上電后需通過 RESET 引腳硬件復位初始化寄存器；通過 SPI 配置 LMFS 格式、同步模式、輸出電流等參數(shù)；多通道應(yīng)用時，利用 SYSREF 或 SYNC~ 信號實現(xiàn)通道同步，減少相位偏差。