AD9272：8通道LNA/VGA/AAF/ADC集成交叉點開關(guān)的技術(shù)剖析與應(yīng)用探索

一、引言

在電子設(shè)計領(lǐng)域，對于高性能、小尺寸且低功耗的集成芯片需求日益增長。AD9272作為一款8通道LNA/VGA/AAF/ADC集成交叉點開關(guān)，憑借其獨特的性能和豐富的功能，在醫(yī)療成像、汽車雷達等領(lǐng)域展現(xiàn)出巨大的應(yīng)用潛力。本文將深入剖析AD9272的產(chǎn)品特性、技術(shù)規(guī)格、工作原理以及應(yīng)用場景，為電子工程師在設(shè)計中提供全面的參考。

文件下載：AD9272BSVZ-40.pdf

二、產(chǎn)品概述與特色

2.1 產(chǎn)品概述

AD9272專為低成本、低功耗、小尺寸及易用性而設(shè)計。它集成了8個通道，每個通道包含低噪聲放大器（LNA）、可變增益放大器（VGA）、抗混疊濾波器（AAF）和12位、10 MSPS至80 MSPS模數(shù)轉(zhuǎn)換器（ADC）。每個通道具有42 dB的可變增益范圍、完全差分信號路徑、有源輸入前置放大器終端、最大52 dB的增益以及轉(zhuǎn)換速率高達80 MSPS的ADC，通道專門針對動態(tài)性能與低功耗進行優(yōu)化，適合要求小封裝尺寸的應(yīng)用。

2.2 產(chǎn)品特色

• 小尺寸：一個小型封裝中集成8個通道，完整的TGC路徑、ADC和交叉點開關(guān)集成在一個100引腳、16 mm × 16 mm TQFP封裝內(nèi)，節(jié)省空間。
• 低功耗：每通道195 mW（40 MSPS），連續(xù)波多普勒模式下，每通道功耗為120 mW，具有靈活的省電模式。
• 集成式交叉點開關(guān)：此開關(guān)允許多個多通道配置選項使能CW多普勒模式。
• 易于使用：數(shù)據(jù)時鐘輸出（DCO±）的工作頻率高達480 MHz，支持雙倍數(shù)據(jù)速率（DDR）操作。
• 使用靈活：串行端口接口（SPI）控制提供豐富靈活的特性，可滿足各種特定系統(tǒng)的需求。
• 集成二階抗混疊濾波器：該濾波器位于VGA和ADC之間，可編程范圍為8 MHz至18 MHz。

三、技術(shù)規(guī)格詳解

3.1 交流規(guī)格

在交流規(guī)格方面，除非另有說明，(AVDD1 =1.8 V)，(AVDD2 = 3.0 V)，(DRVDD =1.8 V)，1.0 V內(nèi)部ADC基準電壓，(f{IN}=5 MHz)，(R{S}=50 Ω)，LNA (增益 =21.3 dB)，LNA偏置 = 高，(PGA增益 =27 dB)，(GAIN -=0.8 V)，(AAF LPF)截止頻率 =(f_{SAMPLE} / 4.5)，HPF = LPF截止頻率/ 20.7（默認），整個溫度范圍，ANSI - 644 LVDS模式。涵蓋了LNA特性、全通道（TGC）特征、PGA增益等多個參數(shù)，如LNA增益有15.6/17.9/21.3 dB等可選，輸入電壓范圍根據(jù)不同增益有所不同等。

3.2 數(shù)字規(guī)格

數(shù)字規(guī)格部分，在特定條件下規(guī)定了時鐘輸入、邏輯輸入、邏輯輸出等參數(shù)。例如時鐘輸入（CLK +、CLK -）的邏輯兼容為差分輸入電壓250 mV p - p（全溫度范圍），輸入共模電壓、輸入電阻、輸入電容等都有明確規(guī)定。

3.3 開關(guān)規(guī)格

開關(guān)規(guī)格中，時鐘速率為10 - 80 MSPS，時鐘高電平脈沖寬度和低電平脈沖寬度典型值為6.25 ns等，還涉及輸出參數(shù)如傳播延遲、上升時間、下降時間等。

四、工作原理深入分析

4.1 超聲應(yīng)用原理

AD9272主要應(yīng)用于醫(yī)用超聲領(lǐng)域。超聲系統(tǒng)的重要功能是為生理信號衰減進行時間增益控制（TGC）補償，由于超聲信號的衰減與距離（時間）呈指數(shù)關(guān)系，線性dB可變增益放大器為最佳解決方案。超聲信號鏈要求超低噪聲、有源輸入端接、快速過載恢復(fù)、低功耗以及ADC差分驅(qū)動。AD9272的12位80 MSPS采樣ADC可同時滿足通用型和高端系統(tǒng)的要求，對于低端和便攜式超聲設(shè)備，其節(jié)省電力和低成本的特點也能滿足需求。

4.2 通道概述

每個通道包含TGC信號路徑和CW多普勒信號路徑。LNA為這兩個信號路徑提供用戶可調(diào)的輸入阻抗匹配。CW多普勒路徑包含一個跨導(dǎo)放大器和一個交叉點開關(guān)，TGC路徑包含一個差分X - AMP? VGA、一個抗混疊濾波器和一個ADC。信號路徑為全差分路徑，能夠?qū)崿F(xiàn)最大信號擺幅，并減少偶數(shù)階失真，但LNA為單端信號源驅(qū)動。

4.3 各模塊工作原理

• 低噪聲放大器（LNA）：良好的噪聲性能依賴于專有超低噪聲LNA，可將隨后VGA噪聲貢獻降至最低。LNA支持高達4.4 V p - p的差分輸出電壓，差分增益可設(shè)定飽和前的最大輸入信號，三個增益可通過SPI設(shè)置。借助低值反饋電阻和輸出級的電流驅(qū)動能力，LNA可以實現(xiàn)低至0.75 nV/√Hz的折合到輸入端噪聲電壓（增益為21.3 dB）。
• 可變增益放大器（VGA）：X - AMP差分VGA提供精確輸入衰減和插值，具有3.8 nV/√Hz低折合到輸入端噪聲和出色的增益線性。其輸入為14級差分電阻梯，總增益范圍是42 dB，增益控制接口GAIN±為差分輸入端，增益控制響應(yīng)時間小于750 ns。
• 抗混疊濾波器（AAF）：由單極點高通濾波器和二階低通濾波器組合而成，高通濾波器可配置為與低通濾波器截止頻率成一定比例關(guān)系，可通過SPI進行選擇。截止頻率可通過SPI調(diào)整至ADC采樣時鐘速率的0.7 - 1.3倍，范圍保持在8 MHz至18 MHz。
• 模數(shù)轉(zhuǎn)換器（ADC）：采用流水線式ADC架構(gòu)，各級的量化輸出組合在一起，在數(shù)字校正邏輯中形成一個12位轉(zhuǎn)換結(jié)果。輸出級模塊能夠?qū)崿F(xiàn)數(shù)據(jù)對準、錯誤校正，并將數(shù)據(jù)傳輸?shù)捷敵鼍彌_器，然后將數(shù)據(jù)串行化，并使其與幀和輸出時鐘對齊。

五、應(yīng)用場景與設(shè)計要點

5.1 應(yīng)用場景

• 醫(yī)療成像/超聲：滿足超聲系統(tǒng)對低噪聲、高動態(tài)范圍、低功耗等要求，可用于超聲診斷設(shè)備。
• 汽車雷達：在汽車雷達系統(tǒng)中，可實現(xiàn)對目標的精確探測和識別。

5.2 設(shè)計要點

• 時鐘輸入：為充分發(fā)揮芯片性能，應(yīng)利用差分信號作為采樣時鐘輸入端（CLK +和CLK -）的時鐘信號，可通過變壓器或電容器交流耦合。同時要考慮時鐘占空比和抖動對性能的影響，AD9272內(nèi)置占空比穩(wěn)定器（DCS）可對非采樣邊沿進行重新定時。
• 電源和接地：建議使用兩個獨立的1.8 V電源，一個用于模擬（AVDD），一個用于數(shù)字（DRVDD），并使用多個去耦電容。器件底部的裸露焊盤應(yīng)連接至低噪聲模擬地（AGND）。
• SPI接口：通過SPI接口可對芯片進行靈活配置，包括增益設(shè)置、濾波器截止頻率調(diào)整、測試模式選擇等。要注意SPI時序和寄存器操作的正確性。

六、總結(jié)

AD9272作為一款功能強大的8通道LNA/VGA/AAF/ADC集成交叉點開關(guān)，在性能、功耗、尺寸和易用性等方面具有顯著優(yōu)勢。電子工程師在設(shè)計醫(yī)療成像、汽車雷達等相關(guān)系統(tǒng)時，可充分利用其特性，通過合理的設(shè)計和配置，實現(xiàn)系統(tǒng)的高性能和可靠性。同時，在實際應(yīng)用中要注意時鐘輸入、電源接地、SPI接口等設(shè)計要點，以確保芯片的正常工作。你是否在設(shè)計中遇到過類似芯片的應(yīng)用問題呢？歡迎在評論區(qū)分享交流。