深入解析AD5625R/AD5645R/AD5665R與AD5625/AD5665：高性能nanoDACs的技術(shù)剖析

在電子設(shè)計領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界與模擬世界的關(guān)鍵橋梁。Analog Devices推出的AD5625R/AD5645R/AD5665R與AD5625/AD5665系列nanoDACs，以其低功耗、高集成度和出色的性能，在眾多應(yīng)用場景中脫穎而出。今天，我們就來深入探討這些器件的特性、工作原理和應(yīng)用要點。

文件下載：AD5625.pdf

一、產(chǎn)品概述

AD5625R/AD5645R/AD5665R與AD5625/AD5665屬于nanoDAC?家族，是低功耗的四通道DAC，分辨率涵蓋12位、14位和16位。這些器件采用單2.7V至5.5V電源供電，設(shè)計上保證了單調(diào)性，并具備I2C兼容的串行接口，支持標準（100kHz）、快速（400kHz）和高速（3.4MHz）模式。

特性亮點

• 低功耗與小封裝：提供多種封裝形式，如3mm × 3mm的10引腳LFCSP、14引腳TSSOP和1.665mm × 2.245mm的12球WLCSP，滿足不同應(yīng)用的空間需求。
• 集成參考源：AD5625R/AD5645R/AD5665R具備片上參考源，LFCSP版本有1.25V或2.5V、10ppm/°C的參考源，TSSOP版本有2.5V、5ppm/°C的參考源，WLCSP有1.25V參考源；AD5625/AD5665則需外部參考源。
• 功能豐富：具有上電復(fù)位至零刻度/中間刻度、每通道電源關(guān)斷、硬件LDAC和CLR功能等。

二、技術(shù)參數(shù)詳解

靜態(tài)性能

不同型號的分辨率、相對精度、微分非線性等參數(shù)有所差異。例如，AD5665R分辨率為16位，相對精度為±8至±16 LSB；AD5645R分辨率為14位，相對精度為±2至±4 LSB；AD5625R/AD5625分辨率為12位，相對精度為±0.5至±4 LSB。這些參數(shù)保證了器件在不同應(yīng)用場景下的精度需求。

輸出特性

輸出電壓范圍可根據(jù)參考源和內(nèi)部參考源的啟用情況進行調(diào)整，電容負載穩(wěn)定性在不同負載電阻下有所不同，直流輸出阻抗為0.5Ω，短路電流為30mA，上電時間為4μs。

交流特性

輸出電壓建立時間因型號而異，如AD5625R / AD5625為3至4.5μs，AD5645R為3.5至5μs，AD5665R / AD5665為4至7μs。此外，還包括壓擺率、數(shù)字到模擬毛刺脈沖、數(shù)字饋通、參考饋通等參數(shù)，這些參數(shù)反映了器件在動態(tài)性能方面的表現(xiàn)。

I2C時序規(guī)格

器件支持不同的I2C數(shù)據(jù)傳輸模式，不同模式下的時鐘頻率、高低電平時間、數(shù)據(jù)建立和保持時間等參數(shù)都有明確規(guī)定，確保了數(shù)據(jù)傳輸?shù)姆€(wěn)定性和準確性。

三、工作原理

數(shù)模轉(zhuǎn)換核心

這些DAC采用CMOS工藝制造。AD5625/AD5665無內(nèi)部參考源，而AD5625R/AD5645R/AD5665R可配置為使用內(nèi)部或外部參考源。理想輸出電壓根據(jù)參考源的不同有不同的計算公式：

• 使用外部參考源時：(V{OUT }=V{REFIN } timesleft(frac{D}{2^{N}}right))
• 使用內(nèi)部參考源時：(V{OUT }=2 × V{REFOUT } timesleft(frac{D}{2^{N}}right)) 其中，D是加載到DAC寄存器的二進制代碼的十進制等效值，N是DAC分辨率。

電阻串結(jié)構(gòu)

電阻串由一系列阻值為R的電阻組成，加載到DAC寄存器的代碼決定了從電阻串的哪個節(jié)點提取電壓輸入到輸出放大器，保證了單調(diào)性。

輸出放大器

輸出緩沖放大器可產(chǎn)生軌到軌電壓，輸出范圍為0V至(V_{DD})，能驅(qū)動2kΩ與1000pF并聯(lián)到地的負載，壓擺率為1.8V/μs，?至?滿量程建立時間為7μs。

內(nèi)部參考源

AD5625R/AD5645R/AD5665R的片上參考源在上電時默認關(guān)閉，可通過寫入控制寄存器啟用。不同封裝版本的參考源電壓和溫度系數(shù)有所不同，使用內(nèi)部參考源時，建議在參考輸出和地之間放置100nF電容以保證參考穩(wěn)定性。

四、串行接口與操作模式

串行接口

器件采用2線I2C兼容串行接口，可作為從設(shè)備連接到I2C總線，由主設(shè)備控制。支持標準、快速和高速數(shù)據(jù)傳輸模式，不同封裝版本的7位從地址設(shè)置方式不同，通過ADDR或ADDR1、ADDR2引腳可設(shè)置地址位，最多可在一條總線上連接多個設(shè)備。

操作模式

• 寫入操作：寫入時，先發(fā)送起始命令和地址字節(jié)，DAC通過拉低SDA確認準備接收數(shù)據(jù)，然后依次寫入命令字節(jié)、最高有效數(shù)據(jù)字節(jié)和最低有效數(shù)據(jù)字節(jié)，最后發(fā)送停止條件。
• 讀取操作：讀取時，先發(fā)送起始命令和地址字節(jié)，DAC拉低SDA確認準備傳輸數(shù)據(jù)，然后讀取兩個數(shù)據(jù)字節(jié)，最后發(fā)送停止條件。
• 高速模式：部分型號支持3.4MHz的高速串行通信，主設(shè)備通過特定的主代碼啟動高速模式，設(shè)備在停止條件或CLR激活時返回標準/快速模式。
• 多字節(jié)操作：支持多字節(jié)操作，通過設(shè)置命令寄存器中的S位可選擇2字節(jié)或標準3字節(jié)、4字節(jié)操作模式。
• 廣播模式：支持廣播尋址，可同步更新或關(guān)閉多個設(shè)備。
• LDAC功能：采用雙緩沖接口，由輸入寄存器和DAC寄存器組成。LDAC引腳控制對DAC寄存器的訪問，低電平時將輸入寄存器的內(nèi)容傳輸?shù)紻AC寄存器，可實現(xiàn)所有DAC輸出的同步更新。此外，還可通過LDAC寄存器靈活控制哪些通道同步更新。
• 電源關(guān)斷模式：通過設(shè)置特定命令位可選擇不同的電源關(guān)斷模式，包括正常操作、1kΩ下拉到地、100kΩ下拉到地和三態(tài)高阻抗，關(guān)斷時供應(yīng)電流大幅降低，輸出階段切換到已知阻值的電阻網(wǎng)絡(luò)。
• 上電復(fù)位和軟件復(fù)位：器件包含上電復(fù)位電路，10引腳版本上電至0V，14引腳版本可通過POR引腳選擇上電輸出電壓。軟件復(fù)位命令可根據(jù)設(shè)置位選擇不同的復(fù)位模式。

五、應(yīng)用信息

使用參考源作為電源

由于器件所需的供應(yīng)電流極低，可使用電壓參考源為其供電，尤其適用于電源噪聲大或系統(tǒng)電源電壓非5V或3V的情況。例如，使用REF195時，需考慮其負載調(diào)節(jié)能力和輸出電流需求。

雙極性操作

雖然器件設(shè)計為單電源操作，但通過特定電路可實現(xiàn)雙極性輸出范圍，如使用AD820或OP295作為輸出放大器，可實現(xiàn)±5V的輸出電壓范圍。

電源旁路和接地

在電路設(shè)計中，為保證精度，需仔細考慮電源和接地布局。電路板應(yīng)分為模擬和數(shù)字部分，電源供應(yīng)應(yīng)使用10μF和0.1μF電容旁路，電容應(yīng)盡量靠近器件。同時，要注意減少數(shù)字和模擬信號的交叉，采用合適的布線技術(shù)。

六、總結(jié)

AD5625R/AD5645R/AD5665R與AD5625/AD5665系列nanoDACs以其豐富的特性、出色的性能和靈活的操作模式，為電子工程師在過程控制、數(shù)據(jù)采集系統(tǒng)、便攜式電池供電儀器等應(yīng)用中提供了可靠的解決方案。在實際設(shè)計中，我們需要根據(jù)具體需求選擇合適的型號和配置，合理布局電路板，以充分發(fā)揮這些器件的優(yōu)勢。你在使用這些DAC時遇到過哪些問題呢？歡迎在評論區(qū)分享你的經(jīng)驗和見解。