深入剖析STA2065：高性能信息娛樂應(yīng)用處理器

在電子設(shè)備飛速發(fā)展的今天，一款優(yōu)秀的應(yīng)用處理器對于實(shí)現(xiàn)各種復(fù)雜功能起著至關(guān)重要的作用。今天，我們就來深入了解一下意法半導(dǎo)體（ST）推出的STA2065，一款高度集成的SOC應(yīng)用處理器，它將主機(jī)功能與高性能嵌入式GPS完美結(jié)合，廣泛應(yīng)用于車輛主機(jī)、移動(dòng)導(dǎo)航、遠(yuǎn)程信息處理、信息娛樂、高級音頻和連接系統(tǒng)等領(lǐng)域。

文件下載：STA2065N.pdf

一、STA2065的核心特性

1. 強(qiáng)大的處理器與緩存

STA2065配備了ARM1176 533/624 MHz主機(jī)處理器，擁有32 KB指令緩存和32 KB數(shù)據(jù)緩存，還具備向量浮點(diǎn)單元，能夠高效處理各種復(fù)雜任務(wù)。

2. 高性能嵌入式GPS子系統(tǒng)

• 衛(wèi)星處理能力：具備并行采集引擎，可同時(shí)處理8顆GPS衛(wèi)星或4顆伽利略衛(wèi)星，擁有32個(gè)跟蹤通道，能對視野內(nèi)的所有衛(wèi)星進(jìn)行跟蹤。
• 信號處理硬件：每個(gè)通道配備5個(gè)相關(guān)器，增強(qiáng)了在城市峽谷環(huán)境中的信號處理能力。采用多比特信號處理硬件和先進(jìn)的電源管理技術(shù)，擁有獨(dú)立的電源島，支持動(dòng)態(tài)核心頻率縮放，還有512 - Byte嵌入式SRAM用于備份。

3. 豐富的系統(tǒng)基礎(chǔ)設(shè)施

• 內(nèi)存控制器：LP DDR/DDR2控制器支持16/32位數(shù)據(jù)，可尋址512 MB（333 MHz DDR2，200 MHz LPDDR）；靜態(tài)內(nèi)存控制器支持NAND/NOR、SRAM，還有一個(gè)32 KB的嵌入式SRAM存儲庫。
• 中斷與DMA控制器：64通道向量中斷控制器（VIC）和2個(gè)DMA控制器，每個(gè)DMA控制器有16個(gè)物理通道，支持32個(gè)DMA請求，還支持兩個(gè)外部DMA請求。

4. 出色的顯示與圖形處理能力

• 顯示控制：彩色LCD控制器支持STN、TFT或HR TFT面板，具備24位并行RGB接口，集成了觸摸屏控制器和ADC。
• 圖形加速：擁有3D高級圖形加速功能，還具備視頻輸入端口（VIP）接口和JPEG基線配置文件解碼器。

5. 高吞吐量接口

• USB接口：2個(gè)USB 2.0 OTG端口，集成了物理層。
• SD/MMC接口：3個(gè)SD/MMC接口，最高支持8位數(shù)據(jù)，且都可用于啟動(dòng)。

6. 音頻接口與功能

• 音頻端口：四個(gè)多通道串行端口（I2S/TDM）和SPDIF輸入接口。
• 音頻處理：C3硬件里德 - 所羅門解碼器和采樣率轉(zhuǎn)換器，可實(shí)現(xiàn)高效的音頻處理。

7. 標(biāo)準(zhǔn)接口

• 輸入輸出接口：四個(gè)16位輸入捕獲/輸出比較接口、脈沖寬度光調(diào)制器（PWL）、四個(gè)自動(dòng)波特率UART、三個(gè)I2C多主/從接口、兩個(gè)同步串行端口（SSP，SPI）、智能卡接口和160個(gè)GPIO。
• CAN接口：汽車版本配備兩個(gè)控制器區(qū)域網(wǎng)絡(luò)（CAN）接口。

8. 可編程電壓IO

支持1.8 V、2.5 V、3.3 V可編程電壓IO，DDIO ON為1.8 ±10%V，VDD_ON為VDD，1.25 ±3%V。采用TFBGA 372 + 100 0.65 mm間距封裝，封裝在托盤里，環(huán)境溫度范圍為 - 40 / + 85 °C。

二、系統(tǒng)詳細(xì)描述

1. MCU

ARM1176 - JZF先進(jìn)精簡指令集機(jī)器CPU，最高可達(dá)624 MHz（在Vdd大于或等于1.20 V且在工藝和溫度最壞情況下）。

2. 嵌入式內(nèi)存

嵌入式SRAM為8K x 32（32 KB），為數(shù)據(jù)存儲提供了快速可靠的支持。

3. 系統(tǒng)功能

• 系統(tǒng)和復(fù)位控制器（SRC）：為子系統(tǒng)外部的時(shí)鐘生成組件提供控制接口，同時(shí)控制全系統(tǒng)和外設(shè)特定的能量管理功能。
• PMU：控制SLEEP到DEEP - SLEEP模式的轉(zhuǎn)換，控制Vdd和Vddio上的外部電壓開關(guān)，監(jiān)測外部電源，可強(qiáng)制SDRAM進(jìn)入自刷新狀態(tài)，并控制從DEEP - SLEEP模式喚醒。
• DMA：支持直接內(nèi)存訪問，可與DMA外設(shè)配合使用，每個(gè)DMA支持多達(dá)8個(gè)通道和32個(gè)請求，支持外設(shè)到外設(shè)和內(nèi)存到內(nèi)存的DMA傳輸。
• Vectored interrupt controller（VIC）：允許操作系統(tǒng)中斷處理程序快速響應(yīng)外設(shè)中斷，調(diào)度中斷服務(wù)程序。
• GPIOs：四個(gè)GPIO端口提供160個(gè)可編程輸入或輸出，可通過APB總線接口的軟件模式或硬件控制接口的硬件模式進(jìn)行控制。
• Real - time clock（RTC）：提供一秒分辨率的時(shí)鐘，在系統(tǒng)不活動(dòng)時(shí)保持時(shí)間，并可在達(dá)到編程的“警報(bào)”時(shí)間時(shí)喚醒系統(tǒng)，具備時(shí)鐘微調(diào)功能，可補(bǔ)償32.768 kHz晶體的漂移。
• Real - time timer（RTT）：可以關(guān)閉時(shí)鐘，在深度睡眠期間降低always_on域的功耗，默認(rèn)情況下時(shí)鐘是啟用的。
• Always_ON supply：“Always_ON”域有兩個(gè)獨(dú)立的電源，一個(gè)用于核心邏輯（VDDON），一個(gè)用于IO（VIOON）。VDDON在正常操作時(shí)等于VDD，在深度睡眠時(shí)可配置為低至1.0 ±10%V，以實(shí)現(xiàn)最低功耗。
• Enhanced function timer（EFT）：具備4個(gè)16位EFT定時(shí)器，每個(gè)定時(shí)器有一個(gè)16位自由運(yùn)行計(jì)數(shù)器和7位預(yù)分頻器，支持多達(dá)兩個(gè)輸入捕獲/輸出比較功能、脈沖計(jì)數(shù)器功能和可選擇頻率的PWM通道。
• Watchdog timer（WDT）：用于在軟件故障時(shí)觸發(fā)系統(tǒng)復(fù)位，保障系統(tǒng)的穩(wěn)定性。

4. 內(nèi)存接口

• Flexible static memory controller（FSMC）：支持多種類型的內(nèi)存，包括ROM、靜態(tài)RAM、NOR型閃存（非復(fù)用和復(fù)用）、NAND型閃存（SLC小或大頁、MLC），并針對NAND型內(nèi)存實(shí)現(xiàn)了基于Bose - Chaudhuri - Hocquenghem（BCH）碼的硬件錯(cuò)誤糾正功能。
• SD/MMC：三個(gè)SD/SDIO/MMC接口，最高支持52 MHz / 8位，可根據(jù)不同的時(shí)鐘源生成不同的頻率，符合MMC 4.4、SD 2.0/Part 1 - 物理層和SD 2.0/Part E1 - SDIO規(guī)范。
• DDR - SDRAM controller：支持LP DDR - SDRAM和DDR2，每個(gè)芯片選擇最多支持1Gbit（或單個(gè)芯片選擇支持2 Gbit），內(nèi)存數(shù)據(jù)總線寬度可通過軟件控制為16或32位。
• Smartcard interface：符合ISO7816 - 3標(biāo)準(zhǔn)，支持3.0V或1.8V類型的智能卡。

5. 音頻/視頻功能

• C3：由CD - ROM解碼器塊和數(shù)據(jù)過濾塊組成，可對CD - ROM模式1和XA Form1的扇區(qū)進(jìn)行解擾和錯(cuò)誤糾正，支持從SPDIF或內(nèi)存空間獲取輸入數(shù)據(jù)，并將輸出數(shù)據(jù)返回內(nèi)存，支持DMA請求。
• Sample rate converter（SaRaC）：提供全數(shù)字立體聲異步采樣率轉(zhuǎn)換，使用自動(dòng)數(shù)字比率鎖定環(huán)，支持多種輸入和輸出采樣率，內(nèi)部可生成用于壓縮音頻解碼的輸入采樣率。
• JPEG decoder：可執(zhí)行基線DCT順序解碼，最高可達(dá)16Mpix/sec，支持JPEG壓縮縮略圖。
• Video input：具備視頻輸入端口（VIP），支持從外部設(shè)備抓取圖像，支持并行CCIR - 656接口，最高可達(dá)80 MHz，可用于相機(jī)模式或直接存儲外部傳感器的原始數(shù)據(jù)。
• Smart graphics accelerator（SGA）：提供高效的2D和3D基本繪圖工具，降低像素處理的MIPS和功耗。
• Color LCD controller（CLCD）：支持多種類型的LCD面板，包括單或雙面板彩色和單色STN顯示器以及彩色TFT或HR - TFT顯示器，支持多種分辨率和顏色格式，還提供幀調(diào)制功能，可在12、16或18位（HR - ）TFT面板上提供增強(qiáng)的顏色顯示。

6. 通信接口

• USB：嵌入兩個(gè)USB2.0 OTG高速接口，支持480 Mbit/s高速信號速率、12 Mbit/s全速信號速率，支持會話請求協(xié)議（SRP）和主機(jī)協(xié)商協(xié)議（HNP），最多7個(gè)雙向端點(diǎn)加控制端點(diǎn)0，最大FIFO尺寸為8192字節(jié)，支持動(dòng)態(tài)FIFO分配。為降低系統(tǒng)成本，USB0內(nèi)置USB 2.0 HIGH - SPEED / OTG PHY，USB1提供USB 2.0 FULL - SPEED PHY和標(biāo)準(zhǔn)ULPI接口，可連接外部SDR/DDR PHY，同時(shí)USB 2.0 PHY還支持復(fù)用方案，將USB D - 線用作USB D - 信號或UART接收數(shù)據(jù)信號，USB D + 線用作USB D + 信號或UART發(fā)送數(shù)據(jù)信號。
• UART：四個(gè)自動(dòng)波特率UART，其中一個(gè)提供所有調(diào)制解調(diào)器控制/狀態(tài)信號，是行業(yè)標(biāo)準(zhǔn)16C550 UART的增強(qiáng)版本。
• I2C：三個(gè)I2C接口，支持I2C標(biāo)準(zhǔn)修訂版2.1（2000年1月）的物理和數(shù)據(jù)鏈路層，I2C總線是一種2線串行總線，可實(shí)現(xiàn)IC之間的低成本互連。
• MSP：四個(gè)多通道串行端口（MSP），是同步接收和發(fā)送串行接口。
• SSP：兩個(gè)SSP，最高可達(dá)24Mbit/sec，用于與外部外設(shè)進(jìn)行同步串行通信，支持SPI、MicroWire、T.I.和單向協(xié)議，可編程字長可達(dá)32位。
• SPDIF：以SPDIF為輸入，提取SPDIF幀格式中加密的數(shù)據(jù)和其他通道信息，數(shù)據(jù)可通過DMA支持傳輸?shù)絻?nèi)存或直接傳輸?shù)紺3解碼器，支持多達(dá)2X數(shù)據(jù)流。
• AC97 controller：使SOC能夠使用SOC AMBA互連控制外部AC97編解碼器，采用專用音頻DMA引擎，減少SOC處理器對音頻數(shù)據(jù)的處理，支持AC97修訂版2.3兼容的音頻編解碼器，外部接口支持一個(gè)外部AC97編解碼器，具有6個(gè)輸出（其中3個(gè)可為雙倍速率音頻）和3個(gè)輸入通道。
• CAN：兩個(gè)CAN模塊，符合CAN規(guī)范V2.0 part B（主動(dòng)），比特率可編程高達(dá)1 MBaud。

7. 特定功能

• GPS：集成了ST的專有GPS IP HPGPS_G2，是第二代高靈敏度基帶，完全符合GPS和伽利略L1/E1信號規(guī)范，優(yōu)化了在困難環(huán)境中的采集和跟蹤靈敏度?；鶐Ы邮軄碜云渑涮?a target="_blank">RF芯片STA5630的4MHz IF的3位信號，將其下變頻到基帶并饋送到采集引擎（最多同時(shí)處理8顆衛(wèi)星）和跟蹤通道（最多同時(shí)處理32顆衛(wèi)星）。高度并行的相關(guān)器在時(shí)間和頻率域中識別每個(gè)衛(wèi)星信號，結(jié)果傳遞給跟蹤通道，跟蹤通道進(jìn)行微調(diào)鎖定并持續(xù)跟蹤，為ARM CPU提供軌道數(shù)據(jù)和定時(shí)測量。ST提供的完整GPS軟件庫負(fù)責(zé)管理這些操作的硬件和處理各種復(fù)雜條件，該庫還處理測量數(shù)據(jù)，維護(hù)衛(wèi)星數(shù)據(jù)庫并計(jì)算用戶的位置、速度和時(shí)間（PVT）解決方案。PVT解決方案和其他有用數(shù)據(jù)可通過ST GPS庫中的API提供給用戶應(yīng)用程序，該庫運(yùn)行在免版稅的實(shí)時(shí)內(nèi)核（OS20）上，也可移植到行業(yè)標(biāo)準(zhǔn)操作系統(tǒng)。在獨(dú)立模式下，輸出以標(biāo)準(zhǔn)NMEA消息格式生成。軟件庫還提供選項(xiàng)支持ST Self - Trained Assisted GPS（ST - AGPS），這是一種完整且可擴(kuò)展的解決方案，可在無網(wǎng)絡(luò)時(shí)通過自主星歷預(yù)測輔助GPS啟動(dòng)，有網(wǎng)絡(luò)時(shí)進(jìn)行簡單下載并在接下來的7天進(jìn)行預(yù)測。GPS子系統(tǒng)基于ARM966處理器，由兩個(gè)時(shí)鐘驅(qū)動(dòng)：MCLK（ARM966 CPU時(shí)鐘）和RFCLK（16f?或32f?，來自RF芯片），MCLK由PLL2時(shí)鐘分頻得到，ARM966工作頻率范圍根據(jù)PLL2的不同運(yùn)行頻率而變化，GPS基帶時(shí)鐘由MCLK時(shí)鐘分頻得到，RFCLK是從RF前端芯片接收的時(shí)鐘。
• Touchscreen controller/ADC：嵌入4線觸摸屏控制器，具有活動(dòng)窗口裁剪、運(yùn)動(dòng)跟蹤功能，用于觸摸屏?xí)r12位SAR ADC分辨率（帶平均），測量過采樣從2到8，最多128個(gè)坐標(biāo)FIFO，可編程FIFO閾值，ADC最小轉(zhuǎn)換時(shí)間為1 μs，還可支持4個(gè)額外的模擬輸入用于輔助功能，如電池電壓監(jiān)測和附件控制。該ADC也可用于轉(zhuǎn)換外部模擬信號，此時(shí)分辨率為10位。
• Multisupply IO ring：具有多電壓IO，支持1.8V、2.5V或3.3V接口，分為多個(gè)環(huán)，每個(gè)環(huán)有不同的默認(rèn)電壓，“Always ON”環(huán)保持獨(dú)立，由VIOON供電。
• Driving strength and slew rate programmability：IO驅(qū)動(dòng)強(qiáng)度和轉(zhuǎn)換速率可針對不同接口進(jìn)行編程，以滿足不同的應(yīng)用需求。

三、系統(tǒng)特性介紹

1. 電源區(qū)域劃分

• (V_{dd_on})：為RTC、PMU、SRC和備份RAM供電，即使設(shè)備處于DEEP - SLEEP模式也通常保持供電，該區(qū)域的靜態(tài)功耗在最壞情況下低于20uA。
• (V{dd})：為整個(gè)芯片（除IO外）供電，在極低功耗狀態(tài)下不施加該電壓，施加時(shí)(V{ddon})和(V{dd})電壓相同，兩者之間的最大變化為10%。
• (V{ddio})：專門為IO供電，IO分為七個(gè)組，每組可獨(dú)立供電，部分組在電源電壓范圍方面有特定約束，以滿足特定標(biāo)準(zhǔn)的電氣特性。還有一組IO稱為(V{ddioon})，即使在STA2065的最低功耗狀態(tài)下也必須始終供電，以實(shí)現(xiàn)喚醒功能，其他五個(gè)區(qū)域（也稱為(V{ddiox})）在該狀態(tài)下可以不供電。

2. 頻率區(qū)域劃分

STA2065設(shè)計(jì)有兩個(gè)PLL，PLL1為ARM核心和內(nèi)部總線生成時(shí)鐘頻率，PLL2為每個(gè)外設(shè)內(nèi)核和外設(shè)接口生成時(shí)鐘頻率，每個(gè)外設(shè)的內(nèi)部接口接收來自PLL1的時(shí)鐘，然后使用來自PLL2的時(shí)鐘工作，盡管使用了兩個(gè)PLL，但只需要一個(gè)系統(tǒng)時(shí)鐘輸入或一個(gè)外部晶體（除RTC時(shí)鐘（或晶體）外）。

3. 頻率和功率范圍

核心電壓范圍為1.25 ±4 %V，IO電壓范圍為1.8 ±10 %V、2.5 ± 10 %V和3.3 ± 10 %V。文檔中給出了一些NORMAL模式下的功率使用案例，旨在最大化DRAM接口的數(shù)據(jù)吞吐量，同時(shí)匹配當(dāng)前可用的DRAM速度等級，但也可以將ARM核心、內(nèi)部總線和DDR編程為運(yùn)行在表中未提及的不同速度。ARM總線時(shí)鐘和總線時(shí)鐘來自相同的公共源（PLL1的VCO），但彼此異步，DDR頻率可以相同（同步）或通過不同的預(yù)分頻（1、2、3、4、5、6、8、9或10）從PLL1或PLL2的VCO導(dǎo)出（異步配置）。STA2065嵌入了完整的GPS子系統(tǒng)，該子系統(tǒng)在頻率方面有特定約束，以保證目標(biāo)GPS規(guī)格。在最低功耗狀態(tài)下，只有(V_{ddon})供電，目標(biāo)電流消耗為20 μA，此時(shí)時(shí)鐘停止運(yùn)行，電流泄漏主要來自備份內(nèi)存，該20 μA電流限制需在工藝最佳（泄漏最壞情況）、(V{dd_on}) 1.3V（1.25V加4%公差）和結(jié)溫50°C的條件下考慮。

4. 電源狀態(tài)

• OFF：(V_{ddon})和(V{dd})均不施加，備份RAM中的所有數(shù)據(jù)丟失，SDRAM中無數(shù)據(jù)保留。
• NORMAL：每個(gè)外設(shè)以其標(biāo)稱速度運(yùn)行，可關(guān)閉所有未使用的外設(shè)（外設(shè)內(nèi)核時(shí)鐘門控）。
• SLOW：PLL1旁路，ARM和總線以晶體時(shí)鐘運(yùn)行，PLL2以其標(biāo)稱速度運(yùn)行，PLL1可選擇進(jìn)入掉電狀態(tài)。
• DOZE：類似于SLOW模式，ARM以19 MHz或32 kHz運(yùn)行。
• STANDBY：PLL以其標(biāo)稱速度運(yùn)行，時(shí)鐘門控，ARM處于WFI（等待中斷）狀態(tài)。
• DEEP - SLEEP：(V{dd})斷電，(V{ddon})供電（RTC、少數(shù)GPIOs、備份RAM）并以32 kHz時(shí)鐘運(yùn)行，使喚醒成為可能，上下文保存在外部SDRAM的自刷新模式中，只有(V{ddio_on})區(qū)域必須供電。
• SLEEP：類似于DEEP - SLEEP模式，不同之處在于(V{dd})和(V{ddio})也施加，所有PLL關(guān)閉（PLL2可選）。
• BACKUP：類似于DEEP - SLEEP，不同之處在于上下文不保存到外部SDRAM，從BACKUP進(jìn)入任何電源狀態(tài)時(shí)，ARM核心將在電源復(fù)位釋放后2ms執(zhí)行第一條代碼指令。

5. 系統(tǒng)喚醒和掉電