探索DS90CR287/DS90CR288A：高性能LVDS芯片組的技術(shù)剖析

在電子工程師的設(shè)計(jì)世界里，選擇合適的芯片組對于實(shí)現(xiàn)高效數(shù)據(jù)傳輸至關(guān)重要。DS90CR287/DS90CR288A這組+3.3V上升沿?cái)?shù)據(jù)選通LVDS 28位通道鏈路芯片，憑借其出色的性能和特性，成為解決EMI和電纜尺寸問題的理想方案。今天，我們就來深入剖析這組芯片的技術(shù)細(xì)節(jié)，為大家的設(shè)計(jì)工作提供參考。

文件下載：DS90CR287MTDX NOPB.pdf

芯片概述

DS90CR287是發(fā)射器，它能將28位的LVCMOS/LVTTL數(shù)據(jù)轉(zhuǎn)換為四個(gè)LVDS（低電壓差分信號(hào)）數(shù)據(jù)流，同時(shí)通過第五個(gè)LVDS鏈路并行傳輸一個(gè)鎖相發(fā)射時(shí)鐘。每一個(gè)發(fā)射時(shí)鐘周期，28位輸入數(shù)據(jù)都會(huì)被采樣并傳輸。而DS90CR288A作為接收器，可將四個(gè)LVDS數(shù)據(jù)流轉(zhuǎn)換回28位的LVCMOS/LVTTL數(shù)據(jù)。在85MHz的發(fā)射時(shí)鐘頻率下，每個(gè)LVDS數(shù)據(jù)通道以595Mbps的速率傳輸28位TTL數(shù)據(jù)，數(shù)據(jù)吞吐量可達(dá)2.38Gbit/s（297.5Mbytes/sec）。

芯片特性

性能卓越

• 寬時(shí)鐘支持：支持20至85MHz的移位時(shí)鐘，為不同應(yīng)用場景提供了靈活的時(shí)鐘選擇。
• 高數(shù)據(jù)吞吐量：最高可達(dá)2.38Gbps的吞吐量和297.5Mbytes/sec的帶寬，滿足高速數(shù)據(jù)傳輸需求。
• 低功耗設(shè)計(jì)：有效降低系統(tǒng)功耗，延長設(shè)備續(xù)航時(shí)間。

  信號(hào)質(zhì)量佳

• 低EMI：采用345mV（典型）擺幅的LVDS器件，減少電磁干擾，提高系統(tǒng)穩(wěn)定性。
• 50%占空比輸出時(shí)鐘：確保接收器輸出時(shí)鐘的穩(wěn)定性。
• 窄總線設(shè)計(jì)：減少電纜尺寸和成本，同時(shí)降低信號(hào)干擾。

  兼容性強(qiáng)

• 符合LVDS標(biāo)準(zhǔn)：上升沿?cái)?shù)據(jù)選通與TIA/EIA - 644 LVDS標(biāo)準(zhǔn)兼容，方便與其他設(shè)備集成。
• 引腳兼容：TSSOP版本與現(xiàn)有的5V通道鏈路發(fā)射器/接收器對（DS90CR283、DS90CR284）向后兼容，便于系統(tǒng)升級(jí)。

電氣特性

絕對最大額定值

了解芯片的絕對最大額定值對于確保芯片的安全使用至關(guān)重要。DS90CR287/DS90CR288A的電源電壓范圍為 - 0.3V至 + 4V，CMOS/TTL輸入和輸出電壓范圍為 - 0.5V至（VCC + 0.3V），LVDS接收器輸入和驅(qū)動(dòng)器輸出電壓范圍同樣為 - 0.3V至（VCC + 0.3V）。此外，芯片的結(jié)溫最高可達(dá) + 150°C，存儲(chǔ)溫度范圍為 - 65°C至 + 150°C。

推薦工作條件

為了保證芯片的最佳性能，建議在3.0至3.6V的電源電壓、 - 10至 + 70°C的工作溫度以及0至2.4V的接收器輸入范圍內(nèi)使用。同時(shí)，電源噪聲電壓應(yīng)控制在100mVPP以內(nèi)。

電氣參數(shù)

芯片的電氣參數(shù)涵蓋了LVCMOS/LVTTL直流規(guī)格、LVDS驅(qū)動(dòng)器直流規(guī)格、LVDS接收器直流規(guī)格、發(fā)射器電源電流和接收器電源電流等多個(gè)方面。例如，LVDS驅(qū)動(dòng)器的差分輸出電壓典型值為250至290mV，偏移電壓為1.125至1.375V；發(fā)射器在不同時(shí)鐘頻率下的電源電流也有所不同，85MHz時(shí)的典型值為42至60mA。

開關(guān)特性

發(fā)射器開關(guān)特性

發(fā)射器的開關(guān)特性包括LVDS高低電平轉(zhuǎn)換時(shí)間、輸入時(shí)鐘轉(zhuǎn)換時(shí)間、輸出脈沖位置、時(shí)鐘周期、高低時(shí)間、建立和保持時(shí)間、時(shí)鐘延遲以及鎖相環(huán)設(shè)置時(shí)間等。例如，LVDS低到高和高到低的轉(zhuǎn)換時(shí)間典型值為0.75至1.5ns，輸入時(shí)鐘周期為11.76至50ns。

接收器開關(guān)特性

接收器的開關(guān)特性與發(fā)射器類似，包括CMOS/TTL高低電平轉(zhuǎn)換時(shí)間、輸入選通位置、時(shí)鐘周期、高低時(shí)間、建立和保持時(shí)間、時(shí)鐘延遲以及鎖相環(huán)設(shè)置時(shí)間等。接收器輸入選通位置在不同位上有不同的取值，如位0在85MHz時(shí)鐘頻率下的取值范圍為0.49至1.19ns。

應(yīng)用信息

系統(tǒng)升級(jí)

從5V系統(tǒng)升級(jí)到3.3V系統(tǒng)時(shí)，需要將5V電源供應(yīng)改為3.3V，并為VCC、LVDS VCC和PLL VCC提供該電源。同時(shí)，發(fā)射器的輸入和控制輸入為3.3V TTL/CMOS電平，不支持5V電壓。接收器的掉電功能啟用時(shí)，輸出將鎖定為邏輯低電平。

電纜選擇

在數(shù)據(jù)傳輸應(yīng)用中，電纜的選擇至關(guān)重要。DS90CR287/DS90CR288A芯片組需要支持差分LVDS對的電纜，28位芯片組需要五對信號(hào)線。理想的電纜/連接器接口應(yīng)具有恒定的100Ω差分阻抗，并且電纜偏斜應(yīng)保持在140ps以下（@85MHz時(shí)鐘速率）。常見的電纜類型包括扁平帶狀電纜、柔性電纜、雙絞線和雙同軸電纜，不同類型的電纜適用于不同的應(yīng)用場景。

布局設(shè)計(jì)

為了充分發(fā)揮LVDS的噪聲和EMI降低優(yōu)勢，在電路板布局時(shí)應(yīng)注意差分線的布局。差分對的線路應(yīng)相鄰，以消除其他信號(hào)的噪聲干擾，并充分利用差分信號(hào)的噪聲抵消特性。同時(shí)，應(yīng)盡量保持差分對信號(hào)走線的長度相等，減少阻抗不連續(xù)性，如減少過孔數(shù)量和避免90度走線。

輸入處理

發(fā)射器的TxIN和控制引腳輸入與LVTTL和LVCMOS電平兼容，但不支持5V電壓。未使用的發(fā)射器TxIN輸入可以接地或不連接，而接收器的RxOUT輸出未使用時(shí)應(yīng)保持浮空。

終端匹配

使用電流模式驅(qū)動(dòng)器時(shí)，需要在接收器輸入兩端連接一個(gè)終端電阻。DS90CR287/DS90CR288A芯片組通常需要在接收器輸入的每個(gè)差分對上連接一個(gè)100Ω的電阻，電阻的實(shí)際值應(yīng)根據(jù)電纜的差分模式特性阻抗進(jìn)行選擇。

去耦電容

為了減少開關(guān)噪聲對性能的影響，建議在每個(gè)VCC和接地平面之間連接三個(gè)并聯(lián)的去耦電容，電容值分別為0.1μF、0.01μF和0.001μF。在電路板空間有限的情況下，應(yīng)優(yōu)先對PLL VCC進(jìn)行濾波和去耦。

時(shí)鐘抖動(dòng)和輸入時(shí)鐘

芯片組采用PLL生成和恢復(fù)通過LVDS接口傳輸?shù)臅r(shí)鐘，時(shí)鐘抖動(dòng)會(huì)影響LVDS串行數(shù)據(jù)流的采樣窗口。因此，應(yīng)確保發(fā)射器的時(shí)鐘輸入為干凈的低噪聲信號(hào)，并對每個(gè)VCC進(jìn)行單獨(dú)的旁路接地，以減少傳遞到PLL的噪聲。此外，在芯片啟用時(shí)，輸入時(shí)鐘應(yīng)始終存在；如果時(shí)鐘停止，應(yīng)使用PWR DOWN引腳禁用PLL。

總結(jié)

DS90CR287/DS90CR288A芯片組以其高性能、低功耗和良好的兼容性，為電子工程師提供了一個(gè)可靠的高速數(shù)據(jù)傳輸解決方案。在實(shí)際設(shè)計(jì)中，我們需要根據(jù)具體的應(yīng)用需求，合理選擇電纜、優(yōu)化電路板布局、處理輸入輸出和時(shí)鐘信號(hào)，以充分發(fā)揮芯片組的優(yōu)勢。希望通過本文的介紹，能幫助大家更好地理解和應(yīng)用這組芯片，為設(shè)計(jì)出更優(yōu)秀的電子系統(tǒng)提供參考。

大家在使用DS90CR287/DS90CR288A芯片組的過程中，有沒有遇到過什么問題或者有什么獨(dú)特的設(shè)計(jì)經(jīng)驗(yàn)?zāi)?？歡迎在評論區(qū)分享交流。