數(shù)字設(shè)計(jì)FPGA應(yīng)用：Verilog HDL語(yǔ)言基本結(jié)構(gòu)
本課程以目前流行的Xilinx 7系列FPGA的開(kāi)發(fā)為主線，全面講解FPGA的原理及電路設(shè)計(jì)、Verilog HDL語(yǔ)言及VIVADO的應(yīng)用，并循序漸進(jìn)地從組合邏輯、時(shí)序邏輯的開(kāi)發(fā)開(kāi)始，深入到FPGA的基礎(chǔ)應(yīng)用、綜合應(yīng)用和進(jìn)階應(yīng)用。
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
FPGA
+關(guān)注
關(guān)注
1663文章
22491瀏覽量
638839 -
邏輯
+關(guān)注
關(guān)注
2文章
834瀏覽量
30181 -
Verilog HDL
+關(guān)注
關(guān)注
17文章
126瀏覽量
51476
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
Verilog HDL語(yǔ)言編程基礎(chǔ)與FPGA常用開(kāi)發(fā)工具
關(guān)鍵字：Altera 、FPGA、軟硬件協(xié)調(diào)設(shè)計(jì)（Verilog & C）、CPU、總線、外設(shè)FPGA硬件結(jié)構(gòu)知識(shí)Verilog
發(fā)表于 12-22 08:06
基于Verilog HDL語(yǔ)言的FPGA設(shè)計(jì)
采用 Verilog HDL 語(yǔ)言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字
發(fā)表于 08-21 10:50
?69次下載
Verilog HDL語(yǔ)言在FPGA/CPLD開(kāi)發(fā)中的應(yīng)用
摘 要：通過(guò)設(shè)計(jì)實(shí)例詳細(xì)介紹了用Verilog HDL語(yǔ)言開(kāi)發(fā)FPGA/CPLD的方法，并通過(guò)與其他各種輸入方式的比較，顯示出使用Verilog
發(fā)表于 06-20 11:51
?2382次閱讀
Verilog HDL程序基本結(jié)構(gòu)與程序入門(mén)
Verilog HDL程序基本結(jié)構(gòu)與程序入門(mén)
Verilog HDL程序基本結(jié)構(gòu)
&nb
發(fā)表于 02-08 11:43
?2629次閱讀
Verilog HDL語(yǔ)言簡(jiǎn)介
Verilog HDL語(yǔ)言簡(jiǎn)介
1．什么是Verilog HDLVerilog HDL是硬件描述語(yǔ)言
發(fā)表于 02-09 08:59
?4189次閱讀
VHDL和Verilog HDL語(yǔ)言對(duì)比
VHDL和Verilog HDL語(yǔ)言對(duì)比
Verilog HDL和VHDL都是用于邏輯設(shè)計(jì)的硬件描述語(yǔ)
發(fā)表于 02-09 09:01
?1.1w次閱讀
Verilog HDL與VHDL及FPGA的比較分析
Verilog HDL與VHDL及FPGA的比較分析. Verilog HDL優(yōu)點(diǎn)：類(lèi)似C語(yǔ)言，
發(fā)表于 01-11 10:45
?1682次閱讀
PLD/FPGA硬件語(yǔ)言設(shè)計(jì)verilog HDL
在我國(guó)使用Verilog HDL的公司比使用VHDL的公司多。從EDA技術(shù)的發(fā)展上看，已出現(xiàn)用于CPLD/FPGA設(shè)計(jì)的硬件C語(yǔ)言編譯軟件，雖然還不成熟，應(yīng)用極少，但它有可能會(huì)成為繼V
發(fā)表于 03-12 11:21
?2061次閱讀
_Verilog_HDL的基本語(yǔ)法
Verilog_HDL語(yǔ)言的學(xué)習(xí)，為FPGA編程打下堅(jiān)實(shí)的基礎(chǔ)
發(fā)表于 05-19 16:40
?14次下載
基于FPGA Verilog-HDL語(yǔ)言的串口設(shè)計(jì)
基于FPGA Verilog-HDL語(yǔ)言的串口設(shè)計(jì)
發(fā)表于 02-16 00:08
?35次下載
Verilog HDL作為現(xiàn)在最流行的FPGA開(kāi)發(fā)語(yǔ)言 是入門(mén)的基礎(chǔ)
Verilog HDL作為現(xiàn)在最流行的FPGA開(kāi)發(fā)語(yǔ)言，當(dāng)然是入門(mén)基礎(chǔ)。
發(fā)表于 02-18 14:47
?1.1w次閱讀
Verilog HDL的基礎(chǔ)知識(shí)詳細(xì)說(shuō)明
硬件描述語(yǔ)言基本語(yǔ)法和實(shí)踐
（1）VHDL 和Verilog HDL的各自特點(diǎn)和應(yīng)用范圍
（2）Verilog HDL基本
發(fā)表于 07-03 17:36
?54次下載
Verilog HDL語(yǔ)言技術(shù)要點(diǎn)
的是硬件描述語(yǔ)言。最為流行的硬件描述語(yǔ)言有兩種Verilog HDL/VHDL，均為IEEE標(biāo)準(zhǔn)。Verilog
Verilog HDL verilog hdl和vhdl的區(qū)別
Verilog HDL是一種以文本形式描述數(shù)字系統(tǒng)硬件的結(jié)構(gòu)和行為的硬件描述語(yǔ)言，也可描述邏輯電路圖、邏輯表達(dá)式等。
二十進(jìn)制編碼器及Verilog HDL描述 Verilog HDL程序的基本結(jié)構(gòu)及特點(diǎn)
節(jié)通過(guò)硬件描述語(yǔ)言Verilog HDL對(duì)二十進(jìn)制編碼器的描述，介紹Verilog HDL程序的基本結(jié)構(gòu)
評(píng)論