STM32時鐘分析

一、硬件上的連接問題

如果使用內(nèi)部RC振蕩器而不使用外部晶振，請按照如下方法處理：

1）對于100腳或144腳的產(chǎn)品，OSC_IN應接地，OSC_OUT應懸空。

2）對于少于100腳的產(chǎn)品，有2種接法：

i）OSC_IN和OSC_OUT分別通過10K電阻接地。此方法可提高EMC性能。

ii）分別重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1為推挽輸出并輸出‘0’。此方法可以減小功耗并（相對上面i）節(jié)省2個外部電阻。

對上圖的分析如下：

重要的時鐘：

PLLCLK，SYSCLK，HCKL，PCLK1，PCLK2之間的關(guān)系要弄清楚;

1、HSI：高速內(nèi)部時鐘信號STM32單片機內(nèi)帶的時鐘（8M頻率）精度較差

2、HSE：高速外部時鐘信號精度高來源（1）HSE外部晶體/陶瓷諧振器（晶振） （2）HSE用戶外部時鐘

3、LSE：低速外部晶體32.768kHz主要提供一個精確的時鐘源一般作為RTC時鐘使用

在STM32中，有五個時鐘源，為HSI、HSE、LSI、LSE、PLL。

①、HSI是高速內(nèi)部時鐘，RC振蕩器，頻率為8MHz。

②、HSE是高速外部時鐘，可接石英/陶瓷諧振器，或者接外部時鐘源，頻率范圍為4MHz~16MHz。

③、LSI是低速內(nèi)部時鐘，RC振蕩器，頻率為40kHz。

④、LSE是低速外部時鐘，接頻率為32.768kHz的石英晶體。

⑤、PLL為鎖相環(huán)倍頻輸出，其時鐘輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過72MHz。

其中40kHz的LSI供獨立看門狗IWDG使用，另外它還可以被選擇為實時時鐘RTC的時鐘源。另外，實時時鐘RTC的時鐘源還可以選擇LSE，或者是HSE的128分頻。RTC的時鐘源通過RTCSEL［1:0］來選擇。

STM32中有一個全速功能的USB模塊，其串行接口引擎需要一個頻率為48MHz的時鐘源。該時鐘源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當需要使用USB模塊時，PLL必須使能，并且時鐘頻率配置為48MHz或72MHz。

另外，STM32還可以選擇一個時鐘信號輸出到MCO腳（PA8）上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統(tǒng)時鐘。

系統(tǒng)時鐘SYSCLK，它是供STM32中絕大部分部件工作的時鐘源。系統(tǒng)時鐘可選擇為PLL輸出、HSI或者HSE。系統(tǒng)時鐘最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鐘送給5大模塊使用：

①、送給AHB總線、內(nèi)核、內(nèi)存和DMA使用的HCLK時鐘。

②、通過8分頻后送給Cortex的系統(tǒng)定時器時鐘。

③、直接送給Cortex的空閑運行時鐘FCLK。

④、送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設(shè)使用（PCLK1，最大頻率36MHz），另一路送給定時器（Timer）2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器2、3、4使用。

⑤、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設(shè)使用（PCLK2，最大頻率72MHz），另一路送給定時器（Timer）1倍頻器使用。該倍頻器可選擇1或者2倍頻，時鐘輸出供定時器1使用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻。

在以上的時鐘輸出中，有很多是帶使能控制的，例如AHB總線時鐘、內(nèi)核時鐘、各種APB1外設(shè)、APB2外設(shè)等等。當需要使用某模塊時，記得一定要先使能對應的時鐘。

需要注意的是定時器的倍頻器，當APB的分頻為1時，它的倍頻值為1，否則它的倍頻值就為2。

連接在APB1（低速外設(shè)）上的設(shè)備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個單獨的48MHz時鐘信號，但它應該不是供USB模塊工作的時鐘，而只是提供給串行接口引擎（SIE）使用的時鐘。USB模塊工作的時鐘應該是由APB1提供的。

連接在APB2（高速外設(shè)）上的設(shè)備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口（PA~PE）、第二功能IO口。

涉及的寄存器：

RCC寄存器結(jié)構(gòu)，RCC_TypeDeff，在文件“stm32f10x_map.h”中定義如下：

typedef struct

{

vu32 CR; //HSI，HSE，CSS，PLL等的使能

vu32 CFGR; //PLL等的時鐘源選擇以及分頻系數(shù)設(shè)定

vu32 CIR; //清除/使能時鐘就緒中斷

vu32 APB2RSTR; //APB2線上外設(shè)復位寄存器

vu32 APB1RSTR; //APB1線上外設(shè)復位寄存器

vu32 AHBENR; //DMA，SDIO等時鐘使能

vu32 APB2ENR; //APB2線上外設(shè)時鐘使能

vu32 APB1ENR; //APB1線上外設(shè)時鐘使能

vu32 BDCR; //備份域控制寄存器

vu32 CSR;

} RCC_TypeDef;

這些寄存器的具體定義和使用方式參見芯片手冊，因為C語言的開發(fā)可以不和他們直接打交道，當然如果能夠加以理解和記憶，無疑是百利而無一害。

如果外接晶振為8Mhz，最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設(shè)置都需要在初始化階段完成。為了方便說明，以例程的RCC設(shè)置函數(shù)，并用中文注釋的形式加以說明：

static void RCC_Config（void）

{

RCC_DeInit（）;

RCC_HSEConfig（RCC_HSE_ON）;

HSEStartUpStatus = RCC_WaitForHSEStartUp（）;

if （HSEStartUpStatus == SUCCESS）

{

FLASH_PrefetchBufferCmd（FLASH_PrefetchBuffer_Enable）;

FLASH_SetLatency（FLASH_Latency_2）;

RCC_HCLKConfig（RCC_SYSCLK_Div1）;

RCC_PCLK2Config（RCC_HCLK_Div1）;

RCC_PCLK1Config（RCC_HCLK_Div2）;

RCC_ADCCLKConfig（RCC_PCLK2_Div6）;

//上面這句例程中缺失了，但卻很關(guān)鍵

RCC_PLLConfig（RCC_PLLSource_HSE_Div1， RCC_PLLMul_9）;

RCC_PLLCmd（ENABLE）;

while （RCC_GetFlagStatus（RCC_FLAG_PLLRDY） == RESET）

{}

RCC_SYSCLKConfig（RCC_SYSCLKSource_PLLCLK）;

while （RCC_GetSYSCLKSource（） ！= 0x08）

{}

}

//使能外圍接口總線時鐘，注意各外設(shè)的隸屬情況，不同芯片的分配不同，到時候查手冊就可以

RCC_AHBPeriphClockCmd（RCC_AHBPeriph_FSMC， ENABLE）;

RCC_APB2PeriphClockCmd（RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |

RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |

RCC_APB2Periph_AFIO， ENABLE）;

}

由上述程序可以看出系統(tǒng)時鐘的設(shè)定是比較復雜的，外設(shè)越多，需要考慮的因素就越多。同時這種設(shè)定也是有規(guī)律可循的，設(shè)定參數(shù)也是有順序規(guī)范的，這是應用中應當注意的，例如PLL的設(shè)定需要在使能之前，一旦PLL使能后參數(shù)不可更改。

經(jīng)過此番設(shè)置后，對于外置8Mhz晶振的情況下，系統(tǒng)時鐘為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時鐘為12Mhz，USB時鐘經(jīng)過1.5分頻設(shè)置就可以實現(xiàn)48Mhz的數(shù)據(jù)傳輸。

一般性的時鐘設(shè)置需要先考慮系統(tǒng)時鐘的來源，是內(nèi)部RC還是外部晶振還是外部的振蕩器，是否需要PLL。然后考慮內(nèi)部總線和外部總線，最后考慮外設(shè)的時鐘信號。遵從先倍頻作為CPU時鐘，然后在由內(nèi)向外分頻，下級遷就上級的原則。

時鐘控制寄存器（RCC_CR）

31~26

25

24

23~20

19

18

17

16

保留

PLLRDY

PLLON

保留

CSSON

HSEBYP

HSERDY

HSEON

eg:RCC-》