9.3 ChipScope Pro內(nèi)核插入器

ChipScope Pro內(nèi)核插入器的文件后綴名為cdc。在ISE工程中可以創(chuàng)建一個(gè)新的cdc程序，也可以在實(shí)現(xiàn)流程中激活內(nèi)核插入器。

注意：使用內(nèi)核插入器之前，要注意一些工程項(xiàng)目的屬性設(shè)臵。

(1) 如果采用XST綜合工具，將【Keep Hierarchy】屬性設(shè)置成【Yes】或【Soft】，禁止XST工具對(duì)設(shè)計(jì)的優(yōu)化，保留原來設(shè)計(jì)層次，同時(shí)也保留了NET網(wǎng)絡(luò)節(jié)點(diǎn)名稱。設(shè)置方法如下。

選擇【Edit】→【Preferences】，打開屬性對(duì)話框。

選擇【Processes】頁(yè)。

設(shè)臵屬性顯示下拉框?yàn)椤?a target="_blank">Advanced】，單擊【OK】。

右擊【Synthesize】，選擇【Properties】選項(xiàng)。

設(shè)臵【Keep Hierarchy】屬性為【Yes】或【Soft】，單擊【OK】。

(2) 正確設(shè)置比特流生成選項(xiàng)。

在Project Navigator里，單擊【Generate Programming File】右鍵，選擇【Properties】選項(xiàng)。

選擇【Startup options】頁(yè)。

選擇【FPGA Start-Up Clock】下拉框，JTAG Clock啟動(dòng)時(shí)鐘。

接下來，介紹如何在ISE的環(huán)境下調(diào)用ChipScope的內(nèi)核插入器（Core Inserter），以及內(nèi)核插入器的各種參數(shù)的含義及其配置方法。

1. 運(yùn)行ISE 11.1，打開設(shè)計(jì)的工程項(xiàng)目。
2. 創(chuàng)建CDC文件。在ISE11.1的界面下，有兩個(gè)創(chuàng)建CDC文件的方法：

單擊選擇【Project】→【New Source】，彈出源程序設(shè)臵界面，選擇【ChipScope Definition and Connection File】，輸入文件名，如圖9-28所示。單擊【Next】，按照缺省設(shè)臵產(chǎn)生和配臵調(diào)試內(nèi)核，直到【Finish】生成.cdc文件。

注意：只有安裝了ChipScope Pro 11.1，才可以在ISE 11.1的【New Source】里出現(xiàn)【ChipScope Definition and Connection File】。

圖9-28 【New Source Wizard】源程序類型選擇界面

選擇【Project】→【Add Source】（【Add Copy of Source】），選擇已經(jīng)存在的.cdc文件。

3. ChipScope內(nèi)核插入器的屬性和參數(shù)設(shè)置。

(1) 在【Sources in Project】窗口中，雙擊cdc文件。彈出的內(nèi)核插入器界面如圖9-29所示，設(shè)置Chipscope Pro的參數(shù)。

圖9-29 內(nèi)核插入器用戶界面

菜單欄中的菜單項(xiàng)及其功能有：

【File】菜單：包含常見的文件操作命令，如【Open Project】、【Save】、【Save As】?！綬efresh Netlist】用于手動(dòng)更新網(wǎng)表。

【Edit】菜單：包含創(chuàng)建新的集成邏輯分析單元【New ILA Unit】，或者創(chuàng)建新的ATC2單元【New ATC2 Unit】，刪除單元【Remove Unit】，以及參數(shù)設(shè)臵【Preferences】等命令。

【Insert】菜單：包含【Insert Core.】命令，當(dāng)設(shè)臵ILA Core的各項(xiàng)參數(shù)后，可以利用這個(gè)命令把集成邏輯分析儀的網(wǎng)表插入到原設(shè)計(jì)的網(wǎng)表中。

【Design Files】設(shè)計(jì)文件選項(xiàng)組，有如下幾個(gè)選項(xiàng)：

指定輸入設(shè)計(jì)的網(wǎng)表
單擊【Browse】，選擇輸入設(shè)計(jì)所在的目錄
修改輸出設(shè)計(jì)網(wǎng)表和輸出目錄（如果核插入器在ISE里激活，那么輸入網(wǎng)表和輸出網(wǎng)表、目錄、器件型號(hào)等參數(shù)自動(dòng)填入，在這鐘情況下，這些參數(shù)只能在ISE工程屬性中修改，不在核插入器里修改。）

工程參數(shù)

【Device Setting】器件設(shè)置選項(xiàng)組：

【Device Family】：選擇目標(biāo)FPGA器件家族，內(nèi)核生成器會(huì)生成針對(duì)該器件優(yōu)化的ICON和捕獲內(nèi)核。

【Use SRL16s】：用來控制是否用SRL16和SRL16E邏輯生成內(nèi)核，如果不選擇該選項(xiàng)，將會(huì)用觸發(fā)器和多路選擇器來代替，影響生成核的大小和性能。缺省設(shè)臵為使能。

【Use RPMs 】：用來控制是否用相關(guān)布局宏（RPMs）生成一個(gè)獨(dú)立的內(nèi)核，該復(fù)選框能阻止布局布線器對(duì)區(qū)域內(nèi)放臵ChipScope Pro內(nèi)核的邏輯進(jìn)行布局優(yōu)化。如果設(shè)計(jì)中占用了大部分的邏輯資源，這些布局限制有可能不被滿足。

【Core Utilization】選項(xiàng)組：內(nèi)核生成器的左邊是內(nèi)核資源利用顯示窗口，列出插入設(shè)計(jì)網(wǎng)表中的ChipScope核資源利用情況，包括查找表(LUT), 觸發(fā)器 (FF)和塊RAM (BRAM)。

注意：只有Spartan-3、Spartan-3E、Spartan-3A、Spartan-3A DSP和Virtex-4器件家族顯示ChipScope核資源利用特性。

(2) ICON核配置選項(xiàng)設(shè)置。在圖9-29中單擊【Next】，彈出ICON核配置選項(xiàng)設(shè)置界面，如圖9-30所示。

圖9-30 ICON核配置選項(xiàng)界面

【Boundary Scan Chain】下拉選擇框：邊界掃描鏈，分析儀可以通過USER1、USER2、USER3或USER4邊界掃描鏈與ChipScope內(nèi)核通信。（Spartan-3、Spartan-3E、Spartan-3A或Spartan-3A DSP器件不支持該選項(xiàng)。）

可以禁止BUFG插入。

打開【Edit】菜單→【Preferences】屬性，彈出【Edit Preferences】屬性編輯對(duì)話窗，如圖9-31所示。

使能JTAG全局時(shí)鐘緩沖器控制：在【Miscellaneous】選項(xiàng)卡里，【Show Manual JTAG Global Clock Buffer Control in ICON Panel】復(fù)選框選中。

禁止JTAG時(shí)鐘上的BUFG：【Put JTAG Clock on a Global Clock Buffer】復(fù)選框不選中。

圖9-31 【Edit Preferences】界面

(3) 在圖9-30中單擊【New ILA Unit】，彈出ILA觸發(fā)選項(xiàng)和參數(shù)設(shè)置界面，如圖9-32所示。

圖9-32 ILA觸發(fā)選項(xiàng)和參數(shù)設(shè)置界面

Trigger Parameters選項(xiàng)卡：

Trigger Input and Match Unit Settings選項(xiàng)組：