一、實(shí)驗(yàn)?zāi)康呐c要求

　　通過(guò)此實(shí)驗(yàn)了解FPGA 開(kāi)發(fā)軟件Quartus II 的使用方法及VHDL 的編程方法，學(xué)習(xí)用VHDL 語(yǔ)言來(lái)描述1 位全加器及電路的設(shè)計(jì)仿真和硬件測(cè)試。

　　二、實(shí)驗(yàn)設(shè)備

　　SmartSOPC+多功能教學(xué)實(shí)驗(yàn)開(kāi)發(fā)平臺(tái)。

　　三、實(shí)驗(yàn)內(nèi)容

　　本實(shí)驗(yàn)的內(nèi)容是建立一個(gè)1 位全加器。具體內(nèi)容包括：

　?。?）使用quartus II 建立工程、編寫程序；

　?。?）進(jìn)行波形仿真驗(yàn)證；

　　（3）進(jìn)行硬件測(cè)試；

　　通過(guò)SmartSOPC實(shí)驗(yàn)箱上的按鍵KEY0-KEY2輸入信號(hào)，分別為ain 、bin 、cin 輸出sum 和count 通過(guò)led6 和led7 指示（燈亮表示輸出為“ 0”）。

?

　　四、實(shí)驗(yàn)步驟

　?。?）啟動(dòng)quartus II 建立一個(gè)空白工程，然后命名為adder1b.qpf 。

　?。?）新建VHDL源程序文件adder1b.vhd ，輸入程序代碼并保存。

　?。?）編譯前設(shè)置：

　　1 、選擇目標(biāo)芯片EP3C55F484C8。

　　2 、選擇配置器件的工作方式。

　　3 、選擇配置器件EPCS1和編程方式。

　　4 、選擇目標(biāo)器件閑置引腳狀態(tài)為輸入三態(tài)。

　　5 、鎖定引腳。

　　set_location_assignment PIN_E13 -to led［6］

　　set_location_assignment PIN_E11 -to led［7］

　　set_location_assignment PIN_AB11 -to key［0］

　　set_location_assignment PIN_AA11 -to key［1］

　　set_location_assignment PIN_T21 -to key［2］

　　6 、再次進(jìn)行全程編譯。

　?。?）通過(guò)jtag 下載程序到實(shí)驗(yàn)箱中，并將相應(yīng)的短接帽插好，并將按鍵與相應(yīng)FPGA輸出引腳連接好，觀察實(shí)驗(yàn)現(xiàn)象。

　?。?）通過(guò)波形仿真，查看實(shí)驗(yàn)結(jié)果。