隨著視頻壓縮技術(shù)的不斷發(fā)展，單路1080p@60Hz分辨率的視頻可以壓縮到幾兆進(jìn)行傳輸，一個(gè)百兆網(wǎng)口可以傳輸多達(dá)10多路的IP視頻信號(hào)。目前的服務(wù)器單純依靠CPU進(jìn)行軟解碼已經(jīng)顯得非常吃力［1］;匹配高性能的服務(wù)器或者配置多臺(tái)服務(wù)器卻有存在高成本的壓力。針對(duì)這些現(xiàn)狀，本文設(shè)計(jì)了一個(gè)基于TI的DaVinci？平臺(tái)的網(wǎng)絡(luò)視頻解碼系統(tǒng)。驗(yàn)證結(jié)果顯示，采樣該網(wǎng)絡(luò)視頻解碼系統(tǒng)，可以使得單臺(tái)服務(wù)器增加上百路的IP視頻解碼，同時(shí)不影響服務(wù)器的其它性能，性能可靠且成本有很大優(yōu)勢(shì)。

1 TI 816X平臺(tái)簡(jiǎn)介

DM816x DaVinci？視頻處理器［2］是高度集成、可編程平臺(tái)，其具有強(qiáng)大的視頻處理能力，具備1080p@60Hz的H.264編解碼能力。該平臺(tái)在視頻領(lǐng)域的應(yīng)用范圍非常廣泛，涉及領(lǐng)域包含：視頻編碼、解碼、轉(zhuǎn)碼和速率轉(zhuǎn)換、視頻安全、視頻會(huì)議、視頻基礎(chǔ)設(shè)施、媒體服務(wù)器和數(shù)字標(biāo)牌。

DM816xDaVinci？視頻處理器包含了3個(gè)高分辨率視頻和成像協(xié)處理器（HDVICP2）。每個(gè)協(xié)處理器能夠執(zhí)行一個(gè)1080P@60Hz的H.264編碼或解碼或者多個(gè)較低分辨率或幀速率的編碼和解碼。另外，也可完成多通道HD至HD或HD至SD代碼轉(zhuǎn)換以及多重編碼。同時(shí)，其具備了一個(gè)數(shù)字視頻輸出口、一個(gè)數(shù)字視頻輸入口、還有一個(gè)數(shù)字視頻輸入輸出復(fù)用口，其單個(gè)輸出輸入口還具備了多路視頻同時(shí)分時(shí)輸出、輸入功能。芯片內(nèi)部集成了Cortex？-A8 32位RISC處理器處理器和DSP內(nèi)核，同時(shí)還集成了3D圖象引擎SGX530。DM816x DaVinci？視頻處理器提供了豐富的外設(shè)。視頻接口有同步HD和SD模擬視頻的輸出和雙HD視頻輸入;網(wǎng)絡(luò)接口包含了2個(gè)具有GMII和MDIO接口的千兆位以太網(wǎng)，兩路千兆網(wǎng)提供了多路IP視頻接入的傳輸通道。豐富的外設(shè)集提供了控制外圍設(shè)備以及與外部處理器進(jìn)行通信的功能。

2 系統(tǒng)結(jié)構(gòu)和工作原理

該網(wǎng)絡(luò)視頻解碼系統(tǒng)采用DM816X和FPGA的方案，具體功能框圖如圖1。前端網(wǎng)絡(luò)采用千兆網(wǎng)絡(luò)PHY芯片，速率為10M/100M/1000M自適應(yīng)。一般來(lái)說(shuō)，網(wǎng)絡(luò)IP視頻從異地過(guò)來(lái)，均是通過(guò)一個(gè)路由進(jìn)入到系統(tǒng)的前端網(wǎng)絡(luò)采集模塊;不通的路由支持支持的速率不通，同時(shí)線(xiàn)路的連接方式也相異，因此，我們這里采用了速率自適應(yīng)和線(xiàn)路自適應(yīng)的PHY芯片。在PHY片的另外一側(cè)是MAC口，對(duì)應(yīng)的是解碼芯片的MAC口，采用的是千兆通信方式，網(wǎng)絡(luò)時(shí)鐘的速率是125MHz。從帶寬上來(lái)看，前端網(wǎng)絡(luò)可以支持高達(dá)幾百路的D1視頻接入，從而保證了海量視頻數(shù)據(jù)接入的可能。

IP視頻解碼部分是采用TI的DM816X芯片為核心，外掛DDR和Flash等設(shè)備組成。在DM816x芯片上嵌入Linux操作系統(tǒng)，作為整個(gè)單板的主控系統(tǒng)，管理各種外設(shè)，包括網(wǎng)口、DDR、可調(diào)電源模塊和Flash等，還可通過(guò)對(duì)FPGA模塊進(jìn)行寄存器讀寫(xiě)來(lái)管控后端的視頻處理環(huán)節(jié)。目前網(wǎng)絡(luò)視頻大部分帶有數(shù)據(jù)打包協(xié)議，我們這個(gè)系統(tǒng)可以支持標(biāo)準(zhǔn)的RTSP協(xié)議，同時(shí)也支持非標(biāo)準(zhǔn)的數(shù)據(jù)包，只有給出前端打包協(xié)議，就可以自定義解網(wǎng)絡(luò)數(shù)據(jù)包。網(wǎng)絡(luò)解包后，得到H.264碼流后，便送入到816x內(nèi)置的解碼器（HDVICP2）進(jìn)行解碼;解碼后的數(shù)據(jù)可以利用816x的視頻處理系統(tǒng)進(jìn)行裁剪、縮放和疊加。經(jīng)過(guò)一系列處理后，將圖像通過(guò)816x的2路視頻數(shù)據(jù)輸出通道進(jìn)行輸出。雖然在物理通道上只有2路視頻輸出口，但是，通過(guò)軟件編程，可以采用Tri Stream 656的方式，分時(shí)輸出6路1080p@30Hz的視頻信號(hào)到視頻緩沖和顯示處理模塊。

視頻緩沖和顯示處理模塊主要由FPGA芯片和位于服務(wù)器上的顯卡組成。經(jīng)過(guò)解碼芯片處理后的視頻數(shù)據(jù)進(jìn)入到FPGA后，還不能直接進(jìn)入到顯卡。首先，邏輯芯片需要對(duì)視頻數(shù)據(jù)進(jìn)行幀緩存，把數(shù)據(jù)先放進(jìn)DDR2中，在DDR2中建立3幀圖像存放空間，通過(guò)控制讀取視頻幀的速度達(dá)到幀率調(diào)整的目的。邏輯內(nèi)部的PCI-E設(shè)備傳輸數(shù)據(jù)是采用串行傳輸，而從緩沖區(qū)出來(lái)的是并行視頻數(shù)據(jù)，這個(gè)時(shí)候需要對(duì)視頻數(shù)據(jù)進(jìn)行并串轉(zhuǎn)換。在服務(wù)器端的顯卡，通過(guò)驅(qū)動(dòng)軟件可以開(kāi)辟出一塊顯存區(qū)域用于存放并顯示視頻數(shù)據(jù)。一般和PC系統(tǒng)進(jìn)行數(shù)據(jù)交互采用DMA方式是最為高效直接的，因此，我們將開(kāi)辟處理的顯存區(qū)域映射到PCI-E設(shè)備中，通過(guò)邏輯程序把視頻數(shù)據(jù)通過(guò)DMA方式放入到映射區(qū)域。這樣，就相當(dāng)于直接把視頻數(shù)據(jù)放入到顯卡中進(jìn)行顯示。

整個(gè)視頻平臺(tái)工作上電后，816X首先從Flash中加載相關(guān)程序，并將Linux文件系統(tǒng)解壓出來(lái)在DDR中運(yùn)行。IP視頻信號(hào)經(jīng)過(guò)解碼后形成6路并行YCbCr信號(hào)（每3路共用一個(gè)輸出通道），加上像素時(shí)鐘（DCLK）、數(shù)據(jù)有效位（DE）、行同步信號(hào)（HS）、場(chǎng)同步信號(hào)（VS）輸給后端FPGA進(jìn)行處理。邏輯芯片接收到并行視頻信號(hào)后，先根據(jù)預(yù)定好的分時(shí)傳輸協(xié)議中解出6路單獨(dú)的視頻信號(hào)，分別放置在DDR的不同區(qū)域中;完成6路視頻的緩存和仲裁后，根據(jù)系統(tǒng)的需求對(duì)視頻數(shù)據(jù)進(jìn)行DMA操縱，通過(guò)PCI-E設(shè)備把視頻數(shù)據(jù)送入系統(tǒng)進(jìn)行顯示。

3 硬件設(shè)計(jì)

DM816X模塊的硬件電路主要由主芯片816X、4片DDR3、Fash、網(wǎng)絡(luò)PHY片和電源模塊組成組成。網(wǎng)絡(luò)PHY芯片采用Mirel的KSZ9031，該芯片體積小、功能全、支持速率自適應(yīng)、雙絞/直連線(xiàn)調(diào)節(jié)功能。該芯片和DM816X的EMAC（Ethernet Media Access Controller）口直接連接，把網(wǎng)絡(luò)數(shù)據(jù)接入到DM816X。主芯片外部掛有4片DDR3，主要用做816X的內(nèi)存映射空間和視頻處理的緩沖區(qū)域，可以在軟件小系統(tǒng)中進(jìn)行自由配置。同時(shí)，主芯片外部還帶一個(gè)Nand Flash，用于存儲(chǔ)引用程序和系統(tǒng)文件。在芯片外圍，根據(jù)應(yīng)用需要放置硬件配置電路，把系統(tǒng)配置成網(wǎng)絡(luò)啟動(dòng)。因?yàn)樾酒瑢?duì)電源的精度和上電時(shí)序均有嚴(yán)格要求，因此專(zhuān)門(mén)針對(duì)該芯片設(shè)計(jì)了上電時(shí)序電路和AVS可調(diào)電源。芯片的上電時(shí)序要求為3.3V》1V AVS》1V Constant》1.8V》1.5V》0.9V，為此，采用了專(zhuān)用時(shí)序控制芯片LM3881MM對(duì)上電時(shí)序進(jìn)行了控制。主芯片因?yàn)椴捎昧讼冗M(jìn)的制造工藝，其核心電壓1V AVS對(duì)應(yīng)每個(gè)芯片均有一個(gè)精準(zhǔn)值，在芯片運(yùn)行過(guò)程中，也會(huì)因?yàn)楣ぷ鳡顟B(tài)而調(diào)整核心電壓，所以針對(duì)該電壓也設(shè)計(jì)了專(zhuān)門(mén)的可調(diào)電源供電電路［4］，具體電路模塊見(jiàn)圖2。圖2中，電源芯片采用TPS40400，其輸出端通過(guò)反饋電路送回反饋管腳，芯片帶有IIC的Slave模塊，連接到816x主芯片。在上電開(kāi)始后，主芯片會(huì)讀取相關(guān)寄存器，反饋給電源芯片具體的電源調(diào)整精準(zhǔn)值;在系統(tǒng)運(yùn)行過(guò)程中，如果同時(shí)開(kāi)啟了3個(gè)解碼核，會(huì)使得芯片功耗需求增加，主芯片也可以通過(guò)IIC通訊通知電源芯片調(diào)整電源輸出。

FPGA硬件電路模塊實(shí)現(xiàn)相對(duì)簡(jiǎn)單，主要包括了PCI-E接口的FPGA芯片、DDR2、存儲(chǔ)Flash、JTAG接口和電源模塊。邏輯芯片采用ALTER的A7系統(tǒng)芯片，采用SPI加載邏輯的方式進(jìn)行加載，外掛4片DDR2使用兩個(gè)控制器對(duì)視頻數(shù)據(jù)進(jìn)行緩存。JTAG接口主要用于邏輯程序調(diào)試。操作系統(tǒng)端連接采用PCI-E接口，由邏輯芯片內(nèi)存自帶的PCI-E硬核實(shí)現(xiàn)。

4 DM816X軟件設(shè)計(jì)

為了便于軟件功能的移植、替換、添加和刪除，整個(gè)軟件采用層次式和模塊化的軟件結(jié)構(gòu)?？v向分布由5個(gè)層次組成，從下向上，分別是硬件層、OS層、平臺(tái)層、業(yè)務(wù)層、接口層。橫向分布由3個(gè)子系統(tǒng)構(gòu)成，從左至右，依次是A8核子系統(tǒng)、HDVPSS M3核子系統(tǒng)、Video M3核子系統(tǒng)，具體結(jié)構(gòu)見(jiàn)圖3。

硬件層是軟件系統(tǒng)運(yùn)行的硬件平臺(tái)，其核心是TMS320數(shù)字多媒體處理器，由A8、HDVPSS M3、Video M3、DSP 4個(gè)核構(gòu)成，其中HDVPSS M3、Video M3核是M3核。本軟件沒(méi)有使用到DSP核，所以硬件層由A8、HDVPSS M3、Video M3 3個(gè)核構(gòu)成。

OS層是硬件層上的操作系統(tǒng)層，由Linux、BIOS 6兩個(gè)操作系統(tǒng)構(gòu)成。Linux運(yùn)行A8核上，BIOS 6運(yùn)行在M3核［5］。

平臺(tái)層運(yùn)行在操作系統(tǒng)層上，屏蔽軟硬件復(fù)雜性，抽象業(yè)務(wù)層所需要的功能接口，向上支撐業(yè)務(wù)層?；贏8核的平臺(tái)層由調(diào)試打印、第三方庫(kù)、設(shè)備抽象、utility、OS/Posix Lib、Comm以及MCFW多通道框架接口構(gòu)成。MCFW是TI提供的一套用來(lái)處理多媒體視頻的接口。A8核端由Syslink/IPC、Link Bitstream、Link API、MCFW API組成。VPSS M3核端由Syslink/IPC、HDVPSS Drivers、Links Capture/Display/SW Mosaic組成。Video M3核由Syslink/IPC、Decode/Encode、Links Decode/Encode組成。核與核之間的數(shù)據(jù)交互由Syslink/IPC實(shí)現(xiàn)。816X是一個(gè)多核SOC設(shè)備，各個(gè)核之間的通信需要通過(guò)軟件設(shè)計(jì)來(lái)實(shí)現(xiàn)。芯片的主處理器是A8，A8核端的Link API用來(lái)創(chuàng)建、控制、連接Links。通常由該處理器引導(dǎo)加載各個(gè)從處理器，包括了Video-Media Controller，VPSS-Media Controller等。其中解碼核實(shí)由Video-Media Controller負(fù)責(zé)管理的。引導(dǎo)加載過(guò)程包括從處理器的電源管理，復(fù)位控制，在合適的寄存器中寫(xiě)入從處理器執(zhí)行的入口點(diǎn)。為了有效地實(shí)現(xiàn)多核通信，軟件還充分利用了郵箱中斷和自旋鎖功能實(shí)現(xiàn)。Mailbox為處理器通過(guò)寫(xiě)寄存器，向其他處理發(fā)送中斷機(jī)制。A8，Media Controller等之間通過(guò)系統(tǒng)級(jí)的Mailbox進(jìn)行通信。3個(gè)HD VICP2S的IP模塊有各自獨(dú)立的郵箱。SOC通過(guò)自旋鎖［6］（SpinLock）方便實(shí)現(xiàn)了系統(tǒng)共享資源的互斥。

業(yè)務(wù)層由系統(tǒng)管理、在線(xiàn)升級(jí)、配置管理、stream、在線(xiàn)調(diào)試、告警/事件、codec_hdvpss幾個(gè)模塊組成。管理/配置總線(xiàn)用來(lái)實(shí)現(xiàn)業(yè)務(wù)層模塊間的通信，共享內(nèi)存（高速數(shù)據(jù)通道）用來(lái)實(shí)現(xiàn)stream模塊與codec_hdvpss模塊之間的高速數(shù)據(jù)傳遞。系統(tǒng)管理模塊是A8軟件子系統(tǒng)首先執(zhí)行的一個(gè)模塊，實(shí)現(xiàn)初始化系統(tǒng)資源、創(chuàng)建運(yùn)行其他的模塊，最后監(jiān)聽(tīng)其他模塊的運(yùn)行狀態(tài)以及喂狗、控制運(yùn)行狀態(tài)。升級(jí)模塊是一個(gè)較為獨(dú)立的模塊，不會(huì)與其他模塊有數(shù)據(jù)交互。實(shí)現(xiàn)3個(gè)核的軟件程序文件的在線(xiàn)升級(jí)。配置管理是業(yè)務(wù)層的中控模塊，接收主控板發(fā)過(guò)來(lái)的配置信息，控制、協(xié)調(diào)其他幾個(gè)模塊的運(yùn)行。Stream模塊與網(wǎng)絡(luò)交互，獲取網(wǎng)絡(luò)發(fā)過(guò)來(lái)的碼流數(shù)據(jù)，經(jīng)共享內(nèi)存（高速數(shù)據(jù)通道）傳遞到模塊做進(jìn)一步處理。在線(xiàn)調(diào)試模塊是一個(gè)較為獨(dú)立的模塊，不會(huì)與其他模塊有數(shù)據(jù)交互，實(shí)現(xiàn)軟件的在線(xiàn)查看運(yùn)行狀態(tài)等功能。告警/事件模塊向主控發(fā)送本軟件的告警/事件信息。Codec_hdvpss模塊從共享內(nèi)存（高速數(shù)據(jù)通道）獲取碼流數(shù)據(jù)，進(jìn)行codec以及視頻處理輸出。

接口層有三個(gè)部分，分別是板間/外交互、PHY、信號(hào)交換模塊。板間/外交互是指解碼板與主機(jī)的交互，接收主控板的配置管理消息，處理并返回。PHY模塊是指解碼板與網(wǎng)絡(luò)的交互，獲取H.264的碼流。信號(hào)交換模塊是指解碼板輸出視頻數(shù)據(jù)到邏輯芯片的數(shù)據(jù)交換模塊。

軟件系統(tǒng)的主要功能是最大支持同解6路1080P@30 H.264碼流，解碼延時(shí)小于50毫秒（Codec模塊收到碼流數(shù)據(jù)到解碼輸出到FPGA的延時(shí)）;同時(shí)還具備啟動(dòng)、監(jiān)聽(tīng)其他任務(wù)，監(jiān)控單板硬件狀態(tài)，管理系統(tǒng)硬件狗、運(yùn)行燈，接收主控的配置信息，對(duì)軟件系統(tǒng)以及硬件系統(tǒng)進(jìn)行配置，檢測(cè)到有異常或某些重要事件發(fā)生等功能。

5 總結(jié)

本文根據(jù)目前一些網(wǎng)絡(luò)視頻解碼應(yīng)用現(xiàn)狀限制，提出了一種帶PCI-E接口的網(wǎng)絡(luò)視頻解碼系統(tǒng)。該系統(tǒng)采用了目前TI強(qiáng)大的視頻編解碼平臺(tái)DM816X并和FPGA邏輯芯片聯(lián)合應(yīng)用，實(shí)現(xiàn)了單板6路1080P@30Hz/32路D1的網(wǎng)絡(luò)視頻解碼;在單臺(tái)服務(wù)器中可以插入多張?jiān)搯伟?，從而?shí)現(xiàn)上百路網(wǎng)絡(luò)視頻解碼，同時(shí)不會(huì)降低服務(wù)器的性能。該設(shè)計(jì)系統(tǒng)在筆者設(shè)計(jì)的視頻解碼平臺(tái)中得到實(shí)際應(yīng)用和驗(yàn)證，運(yùn)行效果良好，并大大降低了單路視頻解碼的成本，具有很高的實(shí)用價(jià)值。