電子發(fā)燒友網(wǎng)：隨著時間的推移，特別是伴隨著下一代移動消費電子設備發(fā)展，我們有理由更加期待FinFET技術。然而，據(jù)相關機構預測，16nm/14nm FinFET器件的量產(chǎn)還需要一到兩年，并且還有許多關于FinFET器件的成本和收益的未知變數(shù)。同時也帶來了一些新的設計挑戰(zhàn)，它的成功，將需要大量的研發(fā)和整個半導體設計生態(tài)系統(tǒng)的深層次合作。請談一下FinFET技術面臨的挑戰(zhàn)與發(fā)展前景以及Cadence公司的有針對性的戰(zhàn)略部署。

　　黃小立：其實每一次半導體節(jié)點的更新都是一個大挑戰(zhàn)，而且每次挑戰(zhàn)都會愈加加劇。很不幸的是，每一次挑戰(zhàn)獲得的收益相對來說比較少，過去一個節(jié)點能夠跳一倍，較少的投入就能獲得相當?shù)氖找?。但是，現(xiàn)在情況恰恰相反，一個節(jié)點花很多時間和金錢，但收益也不過百分之幾十。鑒于此，現(xiàn)在業(yè)內(nèi)業(yè)者也都在討論摩爾定律遇到瓶頸的問題。這也是個不爭的事實。那么，很幸運的是，Cadence公司這幾年的業(yè)務還是做得比較順利的，有強大的資金和技術積累。如這次收購案，Cadence是用現(xiàn)金收購Tensilica的。其實Cadence不只花錢買IP公司、開發(fā)IP，Cadence還在EDA Solution方面花了很大的力氣。

在20納米平面型晶體管之后，是什么？

　　幾個月前，Cadence曾跟ARM、IBM發(fā)布了一個Test Chip，還有一個是跟三星一起發(fā)布的。這兩個很有意思。以前做Test Chip很簡單，現(xiàn)在做Test Chip做得相當大規(guī)模。和三星做14nm的是基于ARM Cortex-A7。在這，我想表達的是，我們是EDA Solution比較早發(fā)布14nm的ARM核的。此外，這兩個都是3個廠商共同合作的，F(xiàn)oundries、IP、EDA這是一個很完美的組合。過去很單一化的，F(xiàn)oundries把工藝做完以后，把它交給IP公司開發(fā)Library，Library開發(fā)完以后就把它交給第三家公司把這個東西做出來?，F(xiàn)在該流程已經(jīng)難以為繼，Cadence與Foundries、IP公司都有非常成熟的組合，以至于經(jīng)常會出現(xiàn)Foundries和Process在設計上會產(chǎn)生分歧，最終得依靠工具廠商進行評估其良品率。當前，不僅僅看良品率好不好，還要看采取不同的生產(chǎn)方式對設計會產(chǎn)生什么效果。通過EDA去做幾個設計，然后再來看良品率、或漏電、power是不是都很好。這種合作是原來從來沒有見過的。

　　前年ARM發(fā)表A15的時候，正好是TSMC在做20nm的時候，所以Cadence、ARM、TSMC三方一起做了個A15 20nm的芯片。

　　現(xiàn)在的工藝不再是只是做一個簡單的電路測試就可以認為這種工藝就可以做產(chǎn)品。一定要把這種工藝的設想通過IP、設計工具實現(xiàn)了以后去做一些真正的電路，如ARM核最終能不能實現(xiàn)，整個過程是一個很強的優(yōu)化過程。當然，Cadence不是唯一一家這樣做的EDA公司，但能夠全方位的對各個Foundries深度的投資合作，Cadence是其中之一。

　　電子發(fā)燒友網(wǎng)：剛才說到三家公司合作的方式去開發(fā)一個節(jié)點工藝，那這樣對Cadence會不會有工具上的需求？會不會促進對工具商工具的補充？

　　黃小立：當然，這是一定的。Foundries廠商通過使用Cadence的工具去“練兵”，能更好地改進工藝。Cadence也一樣，工藝不斷地在成熟，Cadence也需要不斷地促進工具愈發(fā)完善。就像剛說的量產(chǎn)時間，一般產(chǎn)品研發(fā)到量產(chǎn)是需要很長一段時間的。量產(chǎn)一個是良率的提高，另外一個是工具和IP的不斷完善。

　　電子發(fā)燒友網(wǎng)：到目前為止，基于三方這種創(chuàng)新性的合作，客戶有何評價？

　　黃小立：客戶都很感興趣、很關心?？蛻粝Ｍa(chǎn)業(yè)鏈能結合在一起做出讓用戶放心的產(chǎn)品。

　　電子發(fā)燒友網(wǎng)：如果FinFET得到普及，那么，如何評價20納米平面型晶體管的市場價值？

　　黃小立：業(yè)界都有一個猜想：因為FinFET 14nm上的很快，因此可能20nm會較快地過渡到FinFET。

　　會有多少會做20nm，我想大家都在觀望，都在看16nm/14nm FinFET的應用快不快。個人觀點認為，過去是每個節(jié)點每個公司跳一次，現(xiàn)在可能是每個節(jié)點不少公司停一次。也就是說，現(xiàn)在做20nm的以前有些可能沒有做28nm、32nm的，也許是以前做40nm、65nm的?？赡苡捎跁r間等的太長，所以就直接跳到20nm。因此，現(xiàn)在在做28nm、32nm的，可能也會跳過20nm。這些都取決于具體的公司現(xiàn)在處于什么位置以及它的競爭對手現(xiàn)在處于什么樣的位置，這才決定要不要跳過20nm這個節(jié)點。

　　其實過去這些也有過類似的情形，比如在美國的大的fabless公司，就曾跳過90nm，直接做65nm的。它們也是基于這樣的考慮。