聚勢(shì)謀遠(yuǎn)，鏈創(chuàng)未來(lái)！由中國(guó)移動(dòng)科協(xié)主辦、中移物聯(lián)網(wǎng)芯昇科技有限公司承辦的“2022年科技周暨擁抱RISC-V分論壇”于6月22日隆重召開(kāi)。兆松科技（武漢）有限公司CTO 伍華林受邀出席，并圍繞“RISC-V在異構(gòu)計(jì)算中的機(jī)遇和挑戰(zhàn)”作主題演講。兆松科技（武漢）有限公司CTO 伍華林異構(gòu)計(jì)算主要是指使用不同類(lèi)型指令集和體系架構(gòu)的計(jì)算單元組成系統(tǒng)的計(jì)算方式。伍華林指出，相對(duì)于ARM，RISC-V 最大的優(yōu)點(diǎn)就是可定制化，在設(shè)計(jì)異構(gòu)計(jì)算芯片的時(shí)候，針對(duì)特定的應(yīng)用場(chǎng)景，如何確定加速核規(guī)格，指令集擴(kuò)展，存儲(chǔ)器的架構(gòu)等不能簡(jiǎn)單的憑借經(jīng)驗(yàn)來(lái)確定，而是需要有科學(xué)快速的建模方法來(lái)定量的分析異構(gòu)SoC各組件的利用率和瓶頸，以及可能需要添加的加速指令集。并且，為了適配各種類(lèi)型的加速核，傳統(tǒng)的人工為每種加速核手動(dòng)優(yōu)化算子庫(kù)也是導(dǎo)致AI芯片研發(fā)成本高企，落地難的主要原因之一。在硬件設(shè)計(jì)之初，如何快速建模確定異構(gòu)芯片的規(guī)格，以及如何加速軟件工程師并行的開(kāi)發(fā)和驗(yàn)證復(fù)雜的軟件棧，成為業(yè)界急需解決的難題。

伍華林介紹，兆松科技（武漢）有限公司是于2019年底成立的初創(chuàng)公司，公司創(chuàng)始人之一王東華博士是前晶心科技軟件部門(mén)VP，兆松專(zhuān)注于RISC-V工具鏈、協(xié)同設(shè)計(jì)/驗(yàn)證仿真工具，中間件，操作系統(tǒng)，硬件編譯器相關(guān)底層軟件的研發(fā)。目前推出了針對(duì)異構(gòu)SoC軟件棧的全套R(shí)ISC-V工具鏈解決方案，以及非常完整的ZCC的編譯器。值得一提的是，由兆松科技ZCC編譯器所編譯出來(lái)的CoreMark，在芯來(lái)科技N300開(kāi)發(fā)板上跑分3.78，比LLVM編譯器高出64%，表現(xiàn)優(yōu)異，已達(dá)到全球頂尖水平；ZCC編譯器針對(duì)客戶(hù)提供的主流AI算子進(jìn)行的向量化產(chǎn)生的代碼性能，和手寫(xiě)intrinsic版本算子平均只有5%的性能差距。伍華林最后表示，也希望借此機(jī)會(huì)，能與更多的伙伴進(jìn)行交流，共同推動(dòng)RISC-V產(chǎn)業(yè)鏈發(fā)展。