?鋪銅Plane

1.1 不要鋪成尖角出現(xiàn)，會(huì)變成電磁波的能量輻射出去，請(qǐng)將鋪成弧!

1.2 鋪銅連接方式，請(qǐng)?jiān)O(shè)定為direct connect ,不要設(shè)定relief connect;目的為增加下地PAD的接地面積

2.元器件接地的腳周?chē)谋M量多打下地via

2.1多打via,減少寄生電感的影響，增加接地性

2.2Via要打得巧，緊靠下地pad(切記打在pad上面，防止元件吃錫不足)

2.3多打下地via,減少回流面積。

3.RF輸入輸出(pin3 & pin4)電路中下方不能有電源走線(xiàn)

3.1:高頻線(xiàn)與 電源會(huì)相互干擾，會(huì)影響power 及感度 輸出

4.IC PCB 封裝底部請(qǐng)打九個(gè)via下地

4.1QFN封裝，底部為地，必須通過(guò)一些via將芯片地與PCB地很好的結(jié)合起來(lái)

4.2IC背面接地區(qū)域四角盡量延伸與toplayer大地相連，增加IC底部接地面積

5.在射頻前端電路，相鄰電感要相互垂直放置，以避免互感，減少耦合

5.1L3與L4之間之間打via走一段地線(xiàn)做隔離

5.2Pin4與pin5之間打via走一段地線(xiàn)做隔離

5.3由于L3與R2并聯(lián)，L3應(yīng)該選擇更靠近IC pin腳

6.電路元器件，盡量絲印緊靠，并使用較小封裝

6.1目的是減少兩元件之間的走線(xiàn)，減少走線(xiàn)的電感量產(chǎn)生

7電源走線(xiàn)

7.1電源濾波電路中的電容盡量靠近VDD pin腳，以確保濾波電容與進(jìn)入VDD的環(huán)路面積最小

7.1.1強(qiáng)調(diào)一點(diǎn):參考電路中的電源濾波電容一個(gè)都不能少，每個(gè)電容都有其不同的作用，少了會(huì)有死機(jī)或振蕩現(xiàn)象

7.1.2進(jìn)入IC之前，電源先經(jīng)過(guò)大電容，再經(jīng)過(guò)小電容濾波(小電容靠近IC pin,大電容放外面)

8.晶振

8.1晶振size3225，PCB封裝中間是可以走線(xiàn)的

8.1.1晶振有49S插件;還有size更小的2520貼片封裝

8.2晶振盡量靠近IC，減少晶振走線(xiàn)長(zhǎng)度，同時(shí)晶振及其晶振走線(xiàn)下方不要走任何走線(xiàn)

8.3晶振接地PAD，請(qǐng)?jiān)赑AD邊緣多打下地via，(切記不要打在pad上面，防止晶振吃錫不足)

9.務(wù)必要留出測(cè)試點(diǎn)，為了for研發(fā)調(diào)試及治具測(cè)試 測(cè)試點(diǎn)size直徑最少大于1.5mm 兩測(cè)試點(diǎn)之間大于2.0mm

9.1留出SPI測(cè)試點(diǎn) (SCS SCK SDIO GIO1 GIO2)

9.2 留出REGI(電源)及GND測(cè)試點(diǎn)

9.3留出RF測(cè)試點(diǎn)及RF參考地測(cè)試點(diǎn)

10.濾波器架構(gòu)

10.1:濾波器架構(gòu)是為了for法規(guī)使用，如果不過(guò)法規(guī)，濾波電路可以省掉，或者用來(lái)調(diào)適與天線(xiàn)的50ohm匹配

11.電源VDDA走線(xiàn)

11.1電源VDDA走線(xiàn)建議下圖

11.2Pin7為鎖相環(huán)電路，VDDA走線(xiàn)請(qǐng)遠(yuǎn)離鎖相電路，不要走在其下方

11.3不建議電源VDDA走線(xiàn)走IC正下面，請(qǐng)走IC外圍

12.洗板

12.1板厚:0.8mm

12.2板材:FR-4

12.3表面:鍍化金

12.4Via :蓋油

13.畫(huà)板時(shí): 有時(shí)候因?yàn)槊娣e限制,元器件不見(jiàn)得都要90度擺放(垂直或水平), 可以用任意角度(ex: 45, 30度)來(lái)擺放

?審核編輯 黃宇