AMD Vivado Design Suite 2025.1現(xiàn)已推出
AMD Vivado Design Suite 2025.1 現(xiàn)已推出，支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。這一最新版本還新增了多項功能，可顯著提升 Versal SSIT 器件的 FMAX 值，并對所有系列產品在 IP 集成和功能驗證方面的易用性進行了改進。
版本亮點
Spartan UltraScale+ 和新一代 Versal 器件支持
Spartan UltraScale+ FPGA
Versal Prime Gen 2 和 Versal AI Edge Gen 2 自適應 SoC
Versal 產品增強功能
可按需選擇的器件安裝程序，下載量更小，安裝速度更快
通過對 SSIT 器件進行時鐘校準，實現(xiàn)更高 FMAX 值
通過 QoS 時間分片技術增強NoC性能
靈活啟動處理系統(tǒng)，可滿足不同的啟動順序需求
全系列產品易用性均有所提升
AXI Switch IP 可簡化不同接口類型和寬度的集成
GUI支持 DFX 匯總報告，以增強調試功能
新增 VHDL 2019 構造支持，用于實現(xiàn)仿真和驗證
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
amd
+關注
關注
25文章
5703瀏覽量
140338 -
Vivado
+關注
關注
19文章
860瀏覽量
71348 -
Versal
+關注
關注
1文章
176瀏覽量
8529
原文標題：下載全新 AMD Vivado? Design Suite 2025.1 版
文章出處：【微信號：gh_2d1c7e2d540e，微信公眾號：XILINX開發(fā)者社區(qū)】歡迎添加關注！文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
熱點推薦
AMD Versal CPM5 QDMA Gen4x8 ST Only Performance Design CED示例
本篇博文演示了在AMD Vivado Design Suite 2024.1 中生成 CPM5_QDMA_Gen4x8_ST_Only_Performance_
【請教】FPGA燒錄軟件工具二次開發(fā)問題
請教各位大佬：
Vivado 2018.3和Pango Design Suite 2025.1 這兩款FPGA燒錄軟件工具能夠二次開發(fā)嗎？實現(xiàn)上位機控制軟件調用它們，實現(xiàn)自動化的FPG
發(fā)表于 03-17 16:34
AMD Power Design Manager 2025.2版本現(xiàn)已發(fā)布
AMD Power Design Manager 2025.2 版本現(xiàn)已發(fā)布，并正式支持第二代 AMD Versal AI Edge 系列器件和第二代 Prime 系列器件。
AMD Vivado Design Suite 2025.2版本現(xiàn)已發(fā)布
AMD Vivado Design Suite 2025.2 版本現(xiàn)已發(fā)布，新增對 AMD Ve
AMD Vivado設計套件2025.1版本的功能特性
隨著 AMD Spartan UltraScale+ 系列現(xiàn)已投入量產，解鎖其功能集的最快途徑便是采用最新 AMD Vivado 工具版本（ 202
AMD Vivado ChipScope助力硬件調試
許多硬件問題只有在整個集成系統(tǒng)實時運行的過程中才會顯現(xiàn)出來。AMD Vivado ChipScope 提供了一套完整的調試流程，可在系統(tǒng)運行期間最大限度提升對可編程邏輯的觀測能力，助力設計調試。
新一代嵌入式開發(fā)平臺 AMD嵌入式軟件和工具2025.1版現(xiàn)已推出
AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺，全面加速概念構想到部署落地。 2025.1 版嵌入式軟件和工具的新 增功能 AMD 嵌入式開發(fā)框架（
AMD 2025.1版嵌入式軟件和工具的新增功能
AMD 2025.1 版嵌入式軟件和工具是面向新一代嵌入式系統(tǒng)開發(fā)而打造的綜合平臺，全面加速概念構想到部署落地。
在AMD Versal自適應SoC上使用QEMU+協(xié)同仿真示例
Cortex A72 (QEMU) 上運行的固件進行仿真，該固件會訪問當前 AMD Vivado Design Suite 仿真中正在進行仿真的 PL 中的 IP。本文將使用 Ver
Vivado無法選中開發(fā)板的常見原因及解決方法
在使用 AMD Vivado Design Suite 對開發(fā)板（Evaluation Board）進行 FPGA 開發(fā)時，我們通常希望在創(chuàng)建工程時直接選擇開發(fā)板，這樣
AMD Power Design Manager 2025.1現(xiàn)已推出
AMD Power Design Manager 2025.1 版（PDM）現(xiàn)已推出——增加了對第二代
全新AMD Vitis統(tǒng)一軟件平臺2025.1版本發(fā)布
全新 AMD Vitis 統(tǒng)一軟件平臺 2025.1 版正式上線！此最新版本為使用 AMD Versal AI 引擎的高性能 DSP 應用提供了改進后的設計環(huán)境。
AMD Spartan UltraScale+ FPGA 開始量產出貨
、SU25P 和 SU35P，已開放訂購，并在 AMD Vivado 設計套件 2025.1 中提供量產器件支持。 AMD 成本優(yōu)化型產品組合中的這一新品專為需要高 I/O、低功耗和先
如何使用AMD Vitis HLS創(chuàng)建HLS IP
本文逐步演示了如何使用 AMD Vitis HLS 來創(chuàng)建一個 HLS IP，通過 AXI4 接口從存儲器讀取數(shù)據(jù)、執(zhí)行簡單的數(shù)學運算，然后將數(shù)據(jù)寫回存儲器。接著會在 AMD Vivado D
如何使用One Spin檢查AMD Vivado Design Suite Synth的結果
本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結果（以 Vivado 2024.
工商網監(jiān)
評論