根據(jù)Semico Research數(shù)據(jù)顯示，2024年全球RISC-V芯片出貨量突破100億顆，中國(guó)出貨量占比超過50%，預(yù)測(cè)到2025年，采用RISC-V架構(gòu)芯片的出貨量將增至624億顆。2025年3月，國(guó)家發(fā)展和改革委員會(huì)發(fā)布的《國(guó)民經(jīng)濟(jì)和社會(huì)發(fā)展計(jì)劃草案》中明確提出，要持續(xù)培育壯大新興產(chǎn)業(yè)，促進(jìn)開源指令集架構(gòu)等新興領(lǐng)域搶先突破。

當(dāng)下，RISC-V 架構(gòu)正朝著更加靈活多樣和可定制化的方向發(fā)展，以適應(yīng)不同應(yīng)用場(chǎng)景。對(duì)于 EDA 而言，一方面，用于實(shí)現(xiàn)高性能計(jì)算的模塊化擴(kuò)展使得單元布局的拓?fù)潢P(guān)系復(fù)雜度呈指數(shù)級(jí)上升，這要求 EDA 工具能夠快速適配異構(gòu)架構(gòu)特征;另一方面，為滿足低功耗、高性能等場(chǎng)景下的差異化需求，EDA 工具需要在多重目標(biāo)約束下實(shí)現(xiàn) PPA(性能、功耗、面積)的協(xié)同優(yōu)化。

結(jié)合了人工智能特性的新一代智能 EDA 工具正在成為突破 RISC-V PPA 瓶頸的有效手段。芯行紀(jì)智能布局規(guī)劃工具 AmazeFP 基于機(jī)器學(xué)習(xí)引擎，為 RISC-V 芯片設(shè)計(jì)提供高度智能的擁塞感知、便捷的數(shù)據(jù)流分析和宏單元自動(dòng)整理對(duì)齊功能，有效解決因寄生效應(yīng)導(dǎo)致的時(shí)序違例，控制高活動(dòng)率模塊的局部功耗，動(dòng)態(tài)調(diào)整單元密度，最終實(shí)現(xiàn)更優(yōu)化的 PPA。

案例1

在高利用率面積約束下實(shí)現(xiàn)頻率突破

案例一為約兩百萬標(biāo)準(zhǔn)單元規(guī)模的RISC-V設(shè)計(jì)，在該案例中，客戶的難點(diǎn)在于后端設(shè)計(jì)如何才能在高利用率的面積約束下，實(shí)現(xiàn)頻率的突破，充分發(fā)揮出核的性能。

圖一：User手工擺放的布局方案vs AmazeFP全自動(dòng)的布局方案

如圖一顯示，AmazeFP在不到2個(gè)小時(shí)的時(shí)間里，為客戶提供了全新的布局策略。經(jīng)過重新布局，原來用戶布局方案下的關(guān)鍵路徑違例降低了46.2%，整體違例降低了81.9%，頻率提升4.3%(見表一)。

表一：UserFP和AmazeFP在P&R各階段的QoR數(shù)據(jù)對(duì)比

在整個(gè)后端實(shí)現(xiàn)的流程中，AmazeFP的布局方案優(yōu)勢(shì)逐步提升，最終受益巨大。

案例2

工作頻率、面積、功耗的優(yōu)化提升

案例二是客戶用于重點(diǎn)評(píng)估RISC-V在當(dāng)前工藝節(jié)點(diǎn)下PPA優(yōu)化效果的模塊，希望能夠借助AmazeFP的數(shù)據(jù)流驅(qū)動(dòng)和AutoPack(自動(dòng)對(duì)齊)帶來面積、功耗、特別是工作頻率的提升。AmazeFP僅用了半小時(shí)左右的時(shí)間完成了Macro的擺放和自動(dòng)對(duì)齊。

表二：UserFP和AmazeFP在PostRoute階段的PPA數(shù)據(jù)對(duì)比

從表二可以看出，相較于用戶花費(fèi)數(shù)周、經(jīng)過多輪 P&R(布局布線)迭代調(diào)整的布局規(guī)劃方案，AmazeFP 的兩個(gè)模式——Mixed(混合)和 Peripheral(外設(shè))下提供的方案在關(guān)鍵路徑的時(shí)序上平均有 60.1% 的提升，有效幫助用戶克服了該模塊最關(guān)注的頻率“瓶頸”。更合理的 Macro 分布驅(qū)動(dòng)下的 Module(模塊)分布，同樣帶來了 92.6% 的 Setup TNS 優(yōu)化。與此同時(shí)，在整體功耗和面積方面，也分別實(shí)現(xiàn)了 2.9% 和 0.1% 的改善。

通過以上 AmazeFP 的案例可見，將機(jī)器學(xué)習(xí)算法深度嵌入布局規(guī)劃工具或其他數(shù)字實(shí)現(xiàn) EDA 工具，可大幅提升 RISC-V 芯片的 PPA 協(xié)同優(yōu)化效率，從而顯著縮短芯片開發(fā)周期，真正實(shí)現(xiàn)芯片質(zhì)量和設(shè)計(jì)效率的跨越式提升。隨著 RISC-V 的多樣化需求不斷增加，RISC-V 與電子設(shè)計(jì)自動(dòng)化工具(EDA)的協(xié)同發(fā)展變得愈加重要。芯行紀(jì)致力于自主研發(fā)數(shù)字實(shí)現(xiàn) EDA 軟件，為加快 RISC-V 的生態(tài)發(fā)展貢獻(xiàn)力量。

關(guān)于芯行紀(jì)

芯行紀(jì)科技有限公司(簡(jiǎn)稱“芯行紀(jì)”)成立于2020年，是一家專注于數(shù)字實(shí)現(xiàn)EDA方案的高新技術(shù)創(chuàng)新企業(yè)。公司匯聚電子設(shè)計(jì)自動(dòng)化與芯片設(shè)計(jì)領(lǐng)域頂尖人才，在國(guó)內(nèi)率先將機(jī)器學(xué)習(xí)和分布式計(jì)算技術(shù)深度應(yīng)用于數(shù)字實(shí)現(xiàn)EDA領(lǐng)域，憑借卓越的研發(fā)實(shí)力構(gòu)建起持續(xù)進(jìn)化的自主數(shù)字實(shí)現(xiàn)EDA工具平臺(tái)。

芯行紀(jì)數(shù)字實(shí)現(xiàn)EDA產(chǎn)品矩陣涵蓋多款創(chuàng)新工具，包括國(guó)內(nèi)首款全自研數(shù)字布局布線工具AmazeSys、智能布局規(guī)劃工具AmazeFP、智能布局規(guī)劃?rùn)C(jī)器學(xué)習(xí)方案AmazeFP-ME、一站式工程修復(fù)優(yōu)化工具AmazeECO、快速DRC & DFM收斂工具AmazeDRCLite，以及工業(yè)軟件許可文件管理系統(tǒng)Industriallm。

目前，芯行紀(jì)自主研發(fā)的EDA產(chǎn)品已廣泛應(yīng)用于國(guó)內(nèi)頭部芯片設(shè)計(jì)和制造企業(yè)，累計(jì)服務(wù)近40家客戶，覆蓋人工智能、智慧汽車、5G、云計(jì)算等眾多新一代信息技術(shù)產(chǎn)業(yè)，賦能集成電路產(chǎn)業(yè)高速發(fā)展。