上篇和中篇，我們介紹了FPGA的四大特點，以及這些特點所帶來的市場和應(yīng)用機會，概述如下：

硬件可編程：通信網(wǎng)絡(luò)，芯片驗證等；

并行和實時：視頻圖像處理，AI推理等；

高集成度：工業(yè)機器人，激光雷達(dá)等；

新工藝新接口：視頻接口，測試測量等。

有那么多的機會，F(xiàn)PGA怎么不上天呢？其實FPGA真上天了，在每一臺火星車上，幾乎都有宇航級FPGA存在，但不賣國內(nèi)。即使上天也解決不了根本問題，火星車就那么幾臺，而芯片的持續(xù)健康發(fā)展必須要有用量的支撐。做芯片無法持續(xù)盈利并投入，便沒有生命力，這就是搞“兩彈一星”和搞芯片的本質(zhì)區(qū)別。在本篇內(nèi)容中，讓我們說說FPGA的五大硬傷，搞清楚是什么限制了FPGA的海量部署和做大做強。

>> FPGA五大硬傷及破局之道

硬傷一：單價高，HardCopy的悲歌

有時候客戶想談價格，會說他們那個產(chǎn)品是海量。而我喜歡跟客戶開玩笑說，“我們喜歡量大的應(yīng)用，但是量也不能太大，否則我們會被嚇跑。” 這是一句玩笑，但的確是FPGA的無奈。為什么？成本，還是成本。FPGA的可編程是用資源冗余實現(xiàn)的，同樣功能的FPGA裸片尺寸(die size)是等效ASIC的幾倍，甚至十幾倍。冗余會帶來成本，成本最后需要用戶買單。

最終，等產(chǎn)品規(guī)格趨于穩(wěn)定，可編程不再是剛需，降本變成了對FPGA廠家的靈魂拷問。降價，降BOM，是客戶的習(xí)慣動作。頭部FPGA廠家的毛利通常在70%左右，對以高利潤率而津津樂道的FPGA廠家來說，面對客戶不停的壓價是一個痛苦的過程。那有沒有解決辦法呢？

業(yè)界一直在探索這一問題的解決方案，在2001年Altera就首次推出了HardCopy解決方案。HardCopy是一種結(jié)構(gòu)化的ASIC，簡單說來，先用FPGA做前期設(shè)計和中小批量生產(chǎn)，等設(shè)計穩(wěn)定不變了，就用一個硬化的芯片HardCopy來替代FPGA，可以實現(xiàn)管腳兼容，客戶不需要做硬件的改動。這個硬化的芯片去掉了所有的冗余電路，把裸片（die）面積做小。看起來完美解決了客戶前期設(shè)計需要頻繁改動以及后期量產(chǎn)FPGA單價過高的問題。

這個方案其實對賣FPGA也是很有幫助的，一方面可以在設(shè)計前期穩(wěn)住客戶，吸引客戶使用Altera的FPGA，在設(shè)計穩(wěn)定之后，又可以防止客戶自己投片ASIC留住量產(chǎn)設(shè)計，真是一箭雙雕。當(dāng)年Altera的CEO John也這么想的，他從LSI Logic過來，定制化ASIC是LSI的主業(yè)。他豪賭HardCopy，似乎不成功便成仁，可是HardCopy終歸是一曲悲歌。當(dāng)時Altera內(nèi)部私下流傳著一句笑話： “Hard Yes, Copy No!”。言下之意就是“這東西很難，也不是拷貝這么簡單”。

那么HardCopy問題出在哪里呢？

第一，HardCopy結(jié)構(gòu)限制，裸片尺寸不能大幅度降低，節(jié)省的成本有限；

第二，HardCopy流片成本也挺高，有NRE(工程費用)，對客戶是個負(fù)擔(dān)；

第三，HardCopy一對多替換FPGA也有很大的驗證風(fēng)險；

第四，如果流片以后設(shè)計又發(fā)生更改，會非常麻煩，造成成本損失。

總的來說，ASIC的風(fēng)險HardCopy一個都不少，但是收益卻遠(yuǎn)沒有ASIC那么誘人。HardCopy是個看起來很美，操作起來很要命的產(chǎn)品，失敗是必然的。全國的HardCopy最多只做成了兩三個，可以說失敗的很徹底。賽靈思的EasyPath作為被動應(yīng)對的方案，后來也跟著銷聲匿跡了。

Altera夢碎HardCopy，對HardCopy的過度投入，以至于在FPGA SOC和軟件工具方面投入不足，無法讓公司趕超對手更上一層樓，卻慢慢被對手甩開，后來終于做出了出售Altera給Intel的決定。

硬傷二：資源少，性能低，功耗高

有人會說，F(xiàn)PGA的性能并不低，資源也有大規(guī)模的可選啊。資源和性能是個相對的概念，對很多高端的應(yīng)用，單片F(xiàn)PGA的資源是不夠的，需要很多顆拼起來一起驗證，與ASIC相比其極限主頻也不夠，因為有很多冗余電路，漏電流明顯，天生功耗就高。有時前期原型驗證用FPGA，后期轉(zhuǎn)ASIC可以做得更大，速度可以更快且功耗可以更低。

在很多手持設(shè)備應(yīng)用場景，比如對講機，手持測試儀，手持超聲，玩具打印機等等設(shè)備，功耗非常關(guān)鍵，一個是散熱效果，一個是電池續(xù)航，都很重要。即便不用電池供電，比如手持超聲，功耗太大設(shè)備發(fā)燙，也會嚴(yán)重影響使用過程中的用戶體驗。

有些設(shè)計無論怎么做功耗優(yōu)化，始終無法滿足需求，于是被迫棄用FPGA，或者改用其他ARM SOC加個非常小的低功耗FPGA。雖然Lattice和Microchip都有低功耗的工藝，但卻犧牲了性能。而后來的易靈思，通過XLR(可變換邏輯和走線)架構(gòu)創(chuàng)新兼顧了低功耗和高性能，并保持較低成本。這些嘗試都很有意義，但是FPGA的結(jié)構(gòu)本身決定了只能在一定程度上優(yōu)化功耗、性能和資源利用率。我們?nèi)匀黄诖鼺PGA廠家在這些領(lǐng)域持續(xù)創(chuàng)新。

硬傷三：FPGA白紙一張，生態(tài)弱

FPGA號稱萬金油，什么都可以做。但是如果沒有算法和協(xié)議實現(xiàn)，白紙一張，沒有實際功能，實際上也什么都做不了。實現(xiàn)任何功能都需要進(jìn)行編程，需要客戶自己設(shè)計或者找合作方深度定制，但這條路充滿荊棘。

很多時候，特別是一些做消費類產(chǎn)品比如全景相機、VR/AR這些應(yīng)用的客戶，產(chǎn)品定義突然提出需求來，規(guī)格也時常變化，內(nèi)部沒人做，外部IDH（獨立設(shè)計工作室）也很難配合。很多中小公司不愿意養(yǎng)人，因為不會一直有FPGA的活干，而單獨做IDH的公司也時常處于打零工的狀態(tài)，飽一頓饑一頓，無法實現(xiàn)長期發(fā)展，各有各的難處。

對我們來說，也對沒有常備FPGA設(shè)計能力的客戶來說，IDH顯得非常珍貴，他們都是我們的座上賓。但很多IDH生活在溫飽線邊緣，無論是轉(zhuǎn)產(chǎn)品設(shè)計或是堅守IDH都是一條艱苦的路。所以，請善待IDH，珍惜IDH。

我們在做客戶的早期設(shè)計導(dǎo)入的時候，為什么只傾向于報價給設(shè)計方，而不是單純的采購方。這是因為，任何FPGA的量產(chǎn)，都需要經(jīng)過設(shè)計者的辛苦努力才會有結(jié)果。在任何客戶詢價的時候，我們都需要搞清楚設(shè)計的來源和去處才會報價。這對保護(hù)設(shè)計者，保護(hù)市場價格都非常重要。

硬傷四：設(shè)計層次低，難掌握

FPGA第一次市場規(guī)模的飛躍也是由設(shè)計方法學(xué)的飛躍引領(lǐng)的，也就是說，從原理圖到HDL RTL層的設(shè)計革命極大提高了設(shè)計效率，第一次帶飛了FPGA，把設(shè)計者從底層的原理圖設(shè)計中解放出來，可以做更大更復(fù)雜的設(shè)計，然后由邏輯綜合工具把HDL自動轉(zhuǎn)成邏輯門網(wǎng)表，再布局布線。

「High-Level Synthesis/HLS并不普及」

然而，方法學(xué)就此幾乎停滯不前，編程抽象層次仿佛被鎖死在RTL層。RTL層猶如半自動化手工作坊，高級語言和高層次綜合HLS始終無法大規(guī)模普及，無法帶來設(shè)計生產(chǎn)力的革命性提升。不能大幅提升設(shè)計效率，極大限制了用戶對資源或算力需求的拉動。

FPGA應(yīng)用場景往往與底層硬件系統(tǒng)緊密結(jié)合，需要設(shè)計者對具體的硬件系統(tǒng)和應(yīng)用需求有深入了解。同時，相比高級語言的軟件設(shè)計，RTL設(shè)計方法比較難掌握，設(shè)計更改迭代慢，人難招。且對人的綜合素質(zhì)要求很高，包括軟硬件，編程，算法，單板硬件都需要懂，難上加難。因此大家都會覺得FPGA圈子小，這并不是錯覺。

「Jetpack用于端側(cè)AI開發(fā)」

再看看英偉達(dá)的GPU，不就是被CUDA帶飛了嗎。編程簡單易學(xué)好用就是王道，高級語言直接上，資源效率和性能差不多就行，也沒必要處處精益求精，通常能到標(biāo)稱算力的一半以上也不錯了。如果需要對關(guān)鍵模塊提高效率和性能，像DeepSeek那樣，部分操作繞過CUDA的高層API，直接操作PTX指令集，也是可以的?，F(xiàn)在的Jetson產(chǎn)品開發(fā)包Jetpack也是英偉達(dá)的護(hù)城河，它包含了完整的AI、計算機視覺、GPU加速、深度學(xué)習(xí)以及CUDA工具鏈，讓開發(fā)者能夠高效地在Jetson硬件上構(gòu)建應(yīng)用。

賽靈思“數(shù)據(jù)中心優(yōu)先(DC First)戰(zhàn)略”虎頭蛇尾的一個重要原因，實際上就是FPGA設(shè)計方法學(xué)不具有普適性。公司高層也對這個問題洞若觀火，做Vitis/Vitis AI工具的目的也是想讓所有人都參與到FPGA平臺的開發(fā)過程中來，不管是AI科學(xué)家，算法工程師，軟件工程師都能輕松的對FPGA進(jìn)行編程，使用C/C++，OpenCL庫，亦或是TensorFlow，Pytorch等AI框架，希望能把FPGA編程徹底軟件化。

但是，多數(shù)情況下，編程效果、硬件資源調(diào)用、資源使用效率和時序控制精度方面是個很大的問題。看起來高級編程語言和底層FPGA資源之間的鴻溝比想象的大很多，至今始終沒有取得行業(yè)性的突破性進(jìn)展。DC First出師未捷，原因與FaaS的逐漸衰落如出一轍。這一結(jié)果，導(dǎo)致了管理層考慮出售公司給AMD，使得盛極一時的XDF(賽靈思開發(fā)者大會)黯然落幕。

「Vitis有個美好的愿景」

硬傷五：芯片和工具迭代速度慢

在過去幾年中，英偉達(dá)的邊緣計算SOC從 Jetson TX2到Jetson Xavier再到Jetson Orin和Thor, 算力飛速提升，而FPGA的產(chǎn)品Portofolio基本沒變，這樣怎么競爭？！在主航道拼算力肯定是拼不過的，主流應(yīng)用比較難競爭，那就只能偏安于小眾應(yīng)用了。

而且，最近幾年整個FPGA行業(yè)的工藝領(lǐng)先性不再，產(chǎn)品更新迭代慢下來了，Altera和賽靈思芯片工藝也分別卡在10納米(nm)和7納米(nm)節(jié)點上多年。由于7nm產(chǎn)品推廣不利，賽靈思目前在16nm產(chǎn)品上瘋狂補課，甚至超過15年高齡也差點退休的45nm產(chǎn)品Spartan6，還在低端市場扮演重要角色。

前面也提過，一個重要原因就是FPGA這個行業(yè)的設(shè)計方法學(xué)停滯不前，被卡在RTL這個層級上了。有了先進(jìn)的方法學(xué)，芯片資源就像韓信將兵多多益善，否則根本處理不了，芯片做得太大了只會是負(fù)擔(dān)。邏輯綜合與布局布線算法也多年沒有革命性變化，最大的芯片每一次換代，相應(yīng)的工具都需要努力做改進(jìn)，否則做一次編譯需要幾天幾夜，讓人望而卻步。

現(xiàn)在的英偉達(dá)，客戶的算力需求一直迅速擴大，算力呈指數(shù)級增加，工具鏈并沒有成為硬件的瓶頸，反而推動著技術(shù)一直向前。反觀現(xiàn)在的FPGA，在大部分場合，感覺性能已然過剩。目前整個芯片行業(yè)資源向AI和GPU嚴(yán)重傾斜，必然在其他芯片品類投資減少，這也會影響FPGA的創(chuàng)新步伐。

四面楚歌，如何破局？

當(dāng)年FPGA剛剛開始繁榮的時候，像極了一位朝氣蓬勃的年輕人，到處擠占市場，把手伸向MCU, CPU, DSP, ASSP的傳統(tǒng)領(lǐng)地。時過境遷，經(jīng)過20多年的高速發(fā)展，F(xiàn)PGA年過不惑，動作也慢下來了。競爭對手卻在不斷迭代，GPU和集成NPU的SOC也開始蠶食FPGA的市場。逆水行舟，不進(jìn)則退，F(xiàn)PGA會掉隊嗎，未來路在何方？

前賽靈思CEO Victor的大方向也許是對的，可能是著急了。或許資本也容不得他慢慢來吧，最后的最后就是賣公司能在短期內(nèi)掙到更多的錢，財務(wù)目標(biāo)肯定是達(dá)到了。功成身退，皆大歡喜。

在AI浪潮下，數(shù)據(jù)中心云端AI推理、高性能計算、視頻轉(zhuǎn)碼、數(shù)據(jù)分析等任務(wù)越來越多地使用通用GPU，而不是 FPGA。過去，云計算平臺亞馬遜AWS、微軟Azure都使用FPGA加速，但現(xiàn)在通用GPU和客戶定制的TPU/DPU已逐漸取代FPGA。

「AWS F1實例系統(tǒng)架構(gòu)」

在邊緣計算領(lǐng)域，GPU和帶AI算力SOC也在計算機視覺，視頻分析，信號處理（MIMO、波束成形、FFT計算等）領(lǐng)域開始侵蝕FPGA。比如，在超高端超聲設(shè)備中，GPU正在取代傳統(tǒng)的FPGA進(jìn)行波束成形。AI 技術(shù)開始與超聲成像結(jié)合，深度學(xué)習(xí)可以用于優(yōu)化波束成形過程，進(jìn)一步提高圖像質(zhì)量或減少噪聲。而且，根本不需要什么專業(yè)的GPU，CUDA完全支持游戲GPU卡做計算加速，性價比非常好，也不要驚訝，很多客戶都是這么做的。

國產(chǎn)帶NPU的SOC芯片，逐漸侵蝕了L0/L1級輔助駕駛(ADAS)，駕駛員監(jiān)控系統(tǒng)(DMS)，環(huán)視(Surround View)中FPGA SOC的份額。KVM市場中國產(chǎn)的SOC比如典型代表海思和RockChip，新產(chǎn)品不僅ARM處理器很強，AI算力足夠，而且還內(nèi)嵌了很強的Video Codec。在智能攝像頭領(lǐng)域，幾乎是海思, Rockchip, Amba等SOC的天下，F(xiàn)PGA毫無斬獲。目前AI ISP也逐漸取得了更多關(guān)注，通常他們會跑在集成NPU的SOC中，而不是在FPGA上。當(dāng)然這里說的都是AI推理方面，至于FPGA做接口轉(zhuǎn)換等傳統(tǒng)需求，倒是時常會有。

在自動駕駛領(lǐng)域，賽靈思Versal AI Edge的設(shè)計中標(biāo)(Design Win)幾乎可以忽略，公開消息就只有斯巴魯?shù)碾p目視覺EyeSight自駕系統(tǒng)。整個國內(nèi)市場基本被英偉達(dá)Jetson Orin，地平線征程，華為MDC三家包了。尤其是Jetson系列，可以說是英偉達(dá)最具潛力的產(chǎn)品線，迅速引領(lǐng)市場，在自動駕駛，機器人，機器視覺等端側(cè)AI領(lǐng)域變得越來越引人注目。

在端側(cè)AI主賽道上，F(xiàn)PGA已然落后很多。

在工業(yè)控制，測試儀器儀表這樣的應(yīng)用中，TI, Rockchip, Allwinner等廠家的SOC產(chǎn)品迭代加快，體現(xiàn)更優(yōu)性價比，對FPGA SOC虎視眈眈。一些前期FPGA的設(shè)計穩(wěn)定量產(chǎn)以后，也面臨著被ASIC替換的風(fēng)險，比如無人機圖傳系統(tǒng)，光纖到屋FTTR中的mini-OLT部分，和車載激光雷達(dá)。

Altera在賣給Intel以后存在感逐漸降低，盡管風(fēng)口將過，賽靈思也借機賣身成功，F(xiàn)PGA行業(yè)似乎陷入停滯，創(chuàng)新緩慢。反而由于數(shù)家國產(chǎn)FPGA廠家的卷入，在LED大屏和無線直放站等傳統(tǒng)中低端市場廝殺慘烈。

然而天下大勢，分分合合皆為常態(tài)。這時候Intel因為消化不良而讓Altera單飛，也說明FPGA作為一個獨立的品牌，具有相當(dāng)?shù)纳Γ粫且粋€附屬品，也不會淹沒在星辰大海中最終銷聲匿跡。多聽客戶的意見，多做產(chǎn)品創(chuàng)新，把客戶需求轉(zhuǎn)化為實實在在的產(chǎn)品，做實客戶基礎(chǔ)，才是任何一家公司的未來。

FPGA行業(yè)應(yīng)該從哪些方面突破呢？我覺得主要有如下幾點：

第一，設(shè)計方法學(xué)革命

當(dāng)有一天，C/C++和Python這樣的高級語言能對FPGA自由有效的編程，不用再去學(xué)HDL，那么FPGA的潛力一定會被充分釋放，市場規(guī)模和影響力會高幾個數(shù)量級。這樣，F(xiàn)PGA行業(yè)才會再次迎來革命性的時刻，真正實現(xiàn)當(dāng)年Altera管理層的口號：Go to the Ocean。跳出小池塘，走向大海。

既然人類智慧這么多年沒有解決這個問題，我想未來AI人工智能一定可以解決FPGA設(shè)計層次提升的問題，AI狂飆，我們有理由期待。

第二，集成度和工具鏈提升

毫無疑問，異構(gòu)計算很有價值。作為一個異構(gòu)計算平臺，F(xiàn)PGA里面集成標(biāo)量處理器(CPU)，向量處理器(NPU,AIE,或Tensor Block)，自適應(yīng)引擎(FPGA邏輯)這些都是有用的。CPU可以是ARM, RISC-V或者x86也行。NPU種類就更多了，眾多廠商各顯神通。這些異構(gòu)計算單元集成在一起，也不一定要在一個die上，也可以用小芯片(Chiplet)的方式做成多個die，把這些die封在一個封裝里面。

但是，不管硬件多牛，集成多少CPU, NPU, 或別的計算單元，工具鏈易于使用絕對是重中之重，因為用戶不想過多關(guān)心你的底層架構(gòu)，只想使用編程語言對底層的計算資源方便的調(diào)用，并表現(xiàn)出良好的效率和性能。而且編譯時間要短，綜合布局布線工具也應(yīng)該用AI加速來提高效率吧，應(yīng)該有人研究這個方向。如今無論是賽靈思的Vitis/Vitis AI還是Intel的OpenVino/FPGA AI Suite都差強人意，更不用說其他FPGA廠家。

第三，架構(gòu)和工藝的創(chuàng)新

用戶對FPGA在資源、功能、性能、功耗、成本這些方面的要求是永無止境的，因此，需要在系統(tǒng)架構(gòu)、工藝設(shè)計、工具實現(xiàn)有效性方面持續(xù)做巨大的創(chuàng)新，才能不停的滿足用戶的需求。記得當(dāng)年90nm以下就被“磚家”認(rèn)為是芯片的極限了，因為傳統(tǒng)平面FET(場效應(yīng)管)的漏電流已經(jīng)大到無法忍受。

物理尺寸有極限，但創(chuàng)新無極限。過去業(yè)界的FinFET(鰭式場效應(yīng)管), Chiplet(小芯片), NoC(片上網(wǎng)絡(luò)), LUT6(6輸入查找表), XLR Cell(可變換邏輯與走線單元), HyperFlex等這些創(chuàng)新，都可圈可點。作為創(chuàng)新載體的FPGA，唯有自身不斷創(chuàng)新，才會生生不息。

第四，持續(xù)投資并優(yōu)化生態(tài)

作為FPGA廠家，必須重視投資生態(tài)。該有的IP庫必須有，可以自研開發(fā)，也可以出錢讓合作伙伴開發(fā)。核心的IP和API是必須的，如果什么都是第三方收費版本，客戶使用成本必然很高，支持不靈活，極大影響客戶選用。外圍一些難度很大但是使用場景較少的IP，可以聯(lián)系第三方做porting，確保能支持本廠FPGA。

我們周圍還有很多IDH方案商，盡量鼓勵更多的IDH為FPGA做系統(tǒng)方案，做開發(fā)板，做SOM，做POC(概念驗證)，做客戶定制。在合理的情況下多讓利給IDH，讓他們能夠健康的運轉(zhuǎn)下去。必須要團結(jié)一切可以團結(jié)的力量，把生態(tài)豐富起來，才可以讓客戶多起來。

全文結(jié)語

FPGA是個偉大的發(fā)明，讓有想法的人可以快速且低起步成本做出原型，讓硬件創(chuàng)新變得如同軟件一樣靈活方便，因此獲得大學(xué)和研究機構(gòu)的廣泛采用，賦能了新技術(shù)的落地。

當(dāng)一個新應(yīng)用變?yōu)槌墒烨液Ａ康膽?yīng)用時，F(xiàn)PGA又往往會悄然退出，好像一位“生而不有，為而不恃，功成則身退”的隱士。然而，過不了多久，他又會以另一種形態(tài)或另一種新應(yīng)用突然出現(xiàn)在我們面前。

FPGA是一種很重要的技術(shù)，不要神化它，也不要把它黑化。無論在不在風(fēng)口，它將一直在那兒自我新陳代謝，在可預(yù)見的將來，它不會消失，會一直發(fā)展。我覺得FPGA像水，水無常形卻潤物無聲。老子說，水利萬物而不爭，故幾于道。

全文結(jié)束，

2025年3月于深圳。

聲明：本文內(nèi)容全部來自業(yè)界資訊和個人理解，未涉及任何公司機密和客戶信息，不代表任何公司立場，僅供大家交流參考。