電子發(fā)燒友網(wǎng)報(bào)道（文/黃晶晶）先進(jìn)封裝是突破算力危機(jī)的核心路徑。2.5D/3D Chiplet異構(gòu)集成可破解內(nèi)存墻、功耗墻與面積墻，但面臨多物理場(chǎng)分析、測(cè)試容錯(cuò)等EDA設(shè)計(jì)挑戰(zhàn)?，F(xiàn)有EDA工具已經(jīng)無(wú)法滿(mǎn)足AI算力芯片對(duì)于異構(gòu)集成的需求。日前，珠海硅芯科技有限公司創(chuàng)始人兼首席科學(xué)家趙毅博士在2025灣芯展上接受媒體采訪(fǎng)，分享了AI算力芯片突破以及EDA設(shè)計(jì)工具發(fā)展等話(huà)題。

算力芯片堆疊的幾種形態(tài)

趙毅分析，目前主流的算力芯片堆疊主要有三種形態(tài)。

一是邏輯芯片加HBM，當(dāng)前以GPU為主，將來(lái)可能會(huì)有RISC-V CPU或基于X86 CPU甚至FPGA+HBM的形式。二是在第一個(gè)形態(tài)中進(jìn)行拆解，將單顆CPU或者RISC-V架構(gòu)CPU做成計(jì)算Die，再加上IO Die，外掛HBM?；蚴菍⒓僀PU拆成一分二或一分四。三是不掛HBM，而是與其他邏輯計(jì)算芯片組成一個(gè)微計(jì)算系統(tǒng)。

在這幾種形態(tài)中，裂變最簡(jiǎn)單但也最復(fù)雜的是將CPU拆成一分二或一分四，但面臨著CPU Die的接口互聯(lián)、通訊方式、協(xié)議、傳輸線(xiàn)等問(wèn)題，在物理實(shí)現(xiàn)上具有挑戰(zhàn)。

另外，如果外掛HBM，由于目前HBM協(xié)議相對(duì)固定，限定了EDA工具的功能選擇。但預(yù)計(jì)下一代HBM堆疊到邏輯芯片上，將面臨著跨工藝跨介質(zhì)進(jìn)行參數(shù)提取、布局布線(xiàn)等問(wèn)題。同時(shí)隨著國(guó)產(chǎn)存儲(chǔ)顆粒在AI算力芯片上的應(yīng)用成熟，還要考慮適配國(guó)產(chǎn)存儲(chǔ)顆粒等問(wèn)題。

更進(jìn)一步，隨著工藝的提升，微系統(tǒng)的實(shí)現(xiàn)有賴(lài)超異構(gòu)，例如ADC+FPGA+CPU這樣龐大的系統(tǒng)如何互聯(lián)，這是堆疊場(chǎng)景才出現(xiàn)的設(shè)計(jì)，也給EDA工具帶來(lái)挑戰(zhàn)。

硅芯3Sheng平臺(tái)后端設(shè)計(jì)工具鏈的優(yōu)勢(shì)

基于以上算力芯片堆疊的發(fā)展趨勢(shì)，珠海硅芯科技專(zhuān)注于2.5D/3D堆疊芯片EDA工具研發(fā)及產(chǎn)業(yè)化。公司自主研發(fā)的3Sheng Integration Platform平臺(tái)涵蓋物理設(shè)計(jì)、分析仿真和測(cè)試容錯(cuò)三大板塊，包含3ShengZenith架構(gòu)設(shè)計(jì)中心、3ShengRanger物理設(shè)計(jì)中心、3ShengOcean測(cè)試容錯(cuò)中心、3ShengVolcano分析仿真中心、3ShengStratify集成驗(yàn)證中心五大技術(shù)模塊，提供從系統(tǒng)級(jí)建模到芯片集成驗(yàn)證的全流程工具鏈，填補(bǔ)國(guó)內(nèi)2.5D/3D芯片設(shè)計(jì)關(guān)鍵技術(shù)空白。



3ShengZenith架構(gòu)設(shè)計(jì)中心支持系統(tǒng)級(jí)建模與Chiplet拆分，3ShengRanger物理設(shè)計(jì)中心實(shí)現(xiàn)2.5D/3D芯片布局布線(xiàn)，3ShengOcean測(cè)試容錯(cuò)中心提供多芯片自動(dòng)測(cè)試方案，3ShengVolcano分析仿真中心進(jìn)行多物理場(chǎng)協(xié)同仿真，3ShengStratify集成驗(yàn)證中心完成系統(tǒng)級(jí)連接性檢查 。該平臺(tái)集成TSV布局工具、電熱耦合仿真等技術(shù)，解決芯片散熱與信號(hào)完整性難題。

趙毅表示，硅芯針對(duì)2.5D/3D芯片的后端設(shè)計(jì)工具鏈具有諸多優(yōu)勢(shì)，包括工具鏈相對(duì)齊全，覆蓋從架構(gòu)設(shè)計(jì)分析到布局布線(xiàn)、仿真驗(yàn)證、多DIE驗(yàn)證等等，還可接入第三方工具。設(shè)計(jì)與仿真協(xié)同，可邊布線(xiàn)邊仿真，提高堆疊芯片的設(shè)計(jì)效率。另外提供豐富的測(cè)試工具，針對(duì)堆疊芯片的硅穿孔、Microbonding、以及新型缺陷機(jī)制等提供測(cè)試方案。



對(duì)于硅光器件的設(shè)計(jì)創(chuàng)新，趙毅談到硅芯科技也在合作伙伴共同探索電與光的深度融合，這涉及到光工藝、傳輸鏈路乃至算法優(yōu)化等設(shè)計(jì)上的創(chuàng)新。公司將加大研發(fā)投入，推動(dòng)公司產(chǎn)品在國(guó)內(nèi)外市場(chǎng)的推廣和應(yīng)用，為客戶(hù)帶來(lái)更高性能、更高效的芯片設(shè)計(jì)解決方案。

硅芯科技力促產(chǎn)業(yè)鏈生態(tài)協(xié)同

無(wú)論是Chiplet、2.5D/3D 堆疊還是硅光，要想支撐算力與提升能效，光靠單點(diǎn)突破已經(jīng)不夠。先進(jìn)封裝遠(yuǎn)比傳統(tǒng)復(fù)雜，設(shè)計(jì)需適配工藝，EDA 要前置驗(yàn)證，制造與封測(cè)更要在性能、成本和可靠性間找到平衡。因此，此次展會(huì)期間，硅芯科技聯(lián)合灣芯展共同打造“Chiplet與先進(jìn)封裝生態(tài)專(zhuān)區(qū)”，構(gòu)建起一個(gè)覆蓋技術(shù)研發(fā)、工藝實(shí)現(xiàn)與產(chǎn)業(yè)化應(yīng)用的全鏈條展示平臺(tái)。匯聚了幾十家產(chǎn)業(yè)鏈核心單位，涵蓋芯片設(shè)計(jì)與應(yīng)用、EDA、封裝制造、科研院校及產(chǎn)業(yè)聯(lián)盟等多領(lǐng)域力量，并以“主題展 + 生態(tài)展 + 企業(yè)展”三位一體的創(chuàng)新形式立體化呈現(xiàn)。



現(xiàn)場(chǎng)通過(guò)芯片實(shí)物、動(dòng)態(tài)演示、產(chǎn)業(yè)鏈全景圖及企業(yè)最新成果，系統(tǒng)解析了先進(jìn)封裝從“延續(xù)摩爾”邁向“超越摩爾”的技術(shù)路徑，清晰梳理了從材料、設(shè)備到封測(cè)應(yīng)用的完整產(chǎn)業(yè)鏈圖譜，集中展示了行業(yè)前沿的產(chǎn)品與解決方案，生動(dòng)呈現(xiàn)了在AI、高性能計(jì)算、汽車(chē)電子等領(lǐng)域的應(yīng)用價(jià)值。