在電子設(shè)計(jì)領(lǐng)域，數(shù)模轉(zhuǎn)換器（DAC）是連接數(shù)字世界和模擬世界的關(guān)鍵橋梁。今天要給大家詳細(xì)介紹一款性能出色的DAC——德州儀器（TI）的DAC5573，它在低功耗、多通道和高速數(shù)據(jù)處理等方面表現(xiàn)卓越，適用于多種應(yīng)用場景。

文件下載：dac5573.pdf

一、DAC5573概述

DAC5573是一款低功耗、四通道、8位緩沖電壓輸出的DAC。它采用了I2C兼容的兩線串行接口，支持高速接口模式，地址支持多達(dá)16個DAC5573，總共有64個通道。其工作溫度范圍為 -40°C至105°C，采用小型16引腳TSSOP封裝，非常適合空間受限的應(yīng)用。

（一）主要特性

1. 低功耗：在3V電源電壓下，工作電流僅為500μA，在掉電模式下，電流可降至200nA（5V時），功耗極低，適合便攜式電池供電設(shè)備。
2. 高速更新率：高達(dá)188kSPS的更新率，能夠快速響應(yīng)數(shù)字輸入的變化，滿足高速數(shù)據(jù)處理的需求。
3. 上電復(fù)位至零：內(nèi)置上電復(fù)位電路，確保DAC輸出在上電時為零伏，直到設(shè)備進(jìn)行有效寫入操作，提高了系統(tǒng)的可靠性。
4. 寬電源電壓范圍：模擬電源電壓范圍為2.7V至5.5V，具有良好的電源適應(yīng)性。
5. 8位單調(diào)性：保證了輸出電壓與數(shù)字輸入之間的單調(diào)關(guān)系，提高了轉(zhuǎn)換的準(zhǔn)確性。
6. I2C接口：支持高達(dá)3.4Mbps的I2C總線通信速度，數(shù)據(jù)傳輸能力強(qiáng)。
7. 軌到軌輸出緩沖放大器：能夠提供軌到軌的輸出電壓范圍，增強(qiáng)了輸出信號的驅(qū)動能力。
8. 雙緩沖輸入寄存器：可以實(shí)現(xiàn)數(shù)據(jù)的快速更新和同步，提高了系統(tǒng)的響應(yīng)速度。
9. 多設(shè)備地址支持：支持多達(dá)16個DAC5573設(shè)備的地址配置，方便構(gòu)建多通道系統(tǒng)。
10. 同步更新功能：支持多達(dá)64個通道的同步更新，確保各通道輸出的一致性。

（二）應(yīng)用領(lǐng)域

DAC5573的特性使其在多個領(lǐng)域得到廣泛應(yīng)用，包括過程控制、數(shù)據(jù)采集系統(tǒng)、閉環(huán)伺服控制、PC外設(shè)和便攜式儀器等。

二、技術(shù)細(xì)節(jié)分析

（一）引腳描述

（二）絕對最大額定值

（三）電氣特性

DAC5573的電氣特性包括靜態(tài)性能、參考輸入、邏輯輸入和電源要求等方面。以下是一些關(guān)鍵參數(shù)：

1. 靜態(tài)性能
   • 分辨率：8位
   • 相對精度：±0.25至±0.5 LSB
   • 差分非線性：±0.1至±0.25 LSB
   • 零刻度誤差：5至20mV
   • 滿刻度誤差：-0.15至±1.0% of FSR
   • 增益誤差：±1.0% of FSR
   • 零碼誤差漂移：±7μV/°C
   • 增益溫度系數(shù)：±3ppm of FSR/°C
   • 輸出電壓范圍：0至VREFH V
   • 輸出電壓建立時間（滿量程）：RL = ∞，0pF < CL < 200pF時，為6至8μs；RL = ∞，CL = 500pF時，為12μs
   • 壓擺率：1V/μs
   • 直流串?dāng)_（通道間）：0.0025 LSB
   • 交流串?dāng)_（通道間）：1kHz正弦波時，為 -100dB
2. 參考輸入
   • VREFH輸入范圍：0至VDD V
   • VRFL輸入范圍：VREFL ≤ VREFH，0至GND，Vop/2 V
   • 參考輸入阻抗：25kΩ
   • 參考電流：VREF = Voo = +5V時，為185至260μA；VREF = Voo = +3V時，為122至200μA
3. 邏輯輸入
   • 輸入電流：±1μA
   • VN輸入低電壓：0.3×IOVDD V
   • VIN H輸入高電壓：0.7×IOVDD V
   • 引腳電容：3pF
4. 電源要求
   • Voo，IOVDD：2.7至5.5V
   • IDD（正常工作），包括參考電流：Voo = +3.6V至 +5.5V，VIH = IOVo和ViL = GND時，為600至900μA；Voo = +2.7V至 +3.6V，VH = OVo和ViL = GND時，為500至750μA

（四）時序特性

（五）典型特性

文檔中給出了DAC5573的多個典型特性曲線，包括線性誤差與微分線性誤差與數(shù)字輸入代碼的關(guān)系、零刻度誤差與溫度的關(guān)系、滿刻度誤差與溫度的關(guān)系等。這些曲線可以幫助工程師更好地了解器件在不同條件下的性能表現(xiàn)，為設(shè)計(jì)提供參考。

三、工作原理

（一）D/A部分

DAC5573的架構(gòu)由一個電阻串DAC和一個輸出緩沖放大器組成。電阻串DAC通過將輸入的數(shù)字代碼轉(zhuǎn)換為對應(yīng)的電壓，然后經(jīng)過輸出緩沖放大器進(jìn)行放大和緩沖，最終輸出模擬電壓。其理想輸出電壓公式為：$V{OUT }=2 V{REF } L+\left(V{REF } H-V{REF } L\right) × \frac{D}{256}$，其中D為加載到DAC寄存器的二進(jìn)制代碼的十進(jìn)制等效值，范圍為0至255。

（二）電阻串

電阻串部分由一個二分電阻和一串阻值為R的電阻組成。加載到DAC寄存器的代碼決定了在電阻串的哪個節(jié)點(diǎn)上提取電壓，并通過閉合連接電阻串和放大器的開關(guān)之一將其輸入到輸出放大器。由于采用了電阻串架構(gòu)，DAC5573具有單調(diào)性。

（三）輸出放大器

輸出緩沖放大器是一個增益為2的同相放大器，能夠在其輸出端產(chǎn)生軌到軌的電壓，輸出范圍為0V至VDD。它能夠驅(qū)動2kΩ與1000pF并聯(lián)到地的負(fù)載，輸出放大器的源和灌電流能力可以從典型曲線中查看。在輸出空載時，壓擺率為1V/μs，半量程建立時間為8μs。

（四）I2C接口

I2C是飛利浦半導(dǎo)體開發(fā)的兩線串行接口，由數(shù)據(jù)線（SDA）和時鐘線（SCL）組成，具有上拉結(jié)構(gòu)。當(dāng)總線空閑時，SDA和SCL線都被拉高。所有I2C兼容設(shè)備通過開漏I/O引腳SDA和SCL連接到I2C總線。主設(shè)備（通常是微控制器或數(shù)字信號處理器）控制總線，負(fù)責(zé)生成SCL信號和設(shè)備地址，并產(chǎn)生指示數(shù)據(jù)傳輸開始和停止的特定條件。從設(shè)備在主設(shè)備的控制下在總線上接收和/或傳輸數(shù)據(jù)。

DAC5573作為從設(shè)備，支持標(biāo)準(zhǔn)模式（100kbps）、快速模式（400kbps）和高速模式（3.4Mbps）的數(shù)據(jù)傳輸。不同模式下的傳輸協(xié)議有所不同，具體如下：

1. F/S - 模式協(xié)議
   • 主設(shè)備通過產(chǎn)生一個起始條件來啟動數(shù)據(jù)傳輸。起始條件是指當(dāng)SCL為高電平時，SDA線從高電平到低電平的轉(zhuǎn)換。
   • 主設(shè)備產(chǎn)生SCL脈沖，并在SDA線上傳輸7位地址和讀寫方向位R/W。在所有傳輸過程中，主設(shè)備確保數(shù)據(jù)有效，即SDA線在時鐘脈沖的整個高電平期間保持穩(wěn)定。
   • 所有設(shè)備識別主設(shè)備發(fā)送的地址，并將其與內(nèi)部固定地址進(jìn)行比較。只有地址匹配的從設(shè)備會在第9個SCL周期的整個高電平期間將SDA線拉低，產(chǎn)生一個確認(rèn)信號。
   • 主設(shè)備產(chǎn)生更多的SCL周期，以向從設(shè)備傳輸數(shù)據(jù)（R/W位為1）或從從設(shè)備接收數(shù)據(jù)（R/W位為0）。在任何情況下，接收方必須對發(fā)送方發(fā)送的數(shù)據(jù)進(jìn)行確認(rèn)。
   • 主設(shè)備通過在SCL線為高電平時將SDA線從低電平拉高來產(chǎn)生一個停止條件，以結(jié)束數(shù)據(jù)傳輸。
2. H/S - 模式協(xié)議
   • 當(dāng)總線空閑時，SDA和SCL線被上拉設(shè)備拉高。
   • 主設(shè)備產(chǎn)生一個起始條件，然后發(fā)送一個包含H/S主代碼00001XXX的有效串行字節(jié)。此傳輸以不超過400Kbps的F/S模式進(jìn)行，沒有設(shè)備允許對H/S主代碼進(jìn)行確認(rèn)，但所有設(shè)備必須識別它并切換其內(nèi)部設(shè)置以支持3.4Mbps的操作。
   • 主設(shè)備產(chǎn)生一個重復(fù)起始條件，之后的協(xié)議與F/S - 模式相同，只是允許傳輸速度提高到3.4Mbps。一個停止條件結(jié)束H/S - 模式，并將從設(shè)備的所有內(nèi)部設(shè)置切換回支持F/S - 模式。

四、I2C更新序列和寄存器操作

（一）I2C更新序列

DAC5573的單次更新需要一個起始條件、一個有效的I2C地址、一個控制字節(jié)、一個MSB字節(jié)和一個LSB字節(jié)。在接收到每個字節(jié)后，DAC5573通過在單個時鐘脈沖的高電平期間將SDA線拉低來進(jìn)行確認(rèn)。有效的I2C地址選擇DAC5573，控制字節(jié)設(shè)置所選DAC5573的操作模式。一旦操作模式由控制字節(jié)選定，DAC5573期望一個MSB字節(jié)后跟一個LSB字節(jié)來進(jìn)行數(shù)據(jù)更新。DAC5573在LSB字節(jié)之后的確認(rèn)信號的下降沿進(jìn)行更新。

（二）地址字節(jié)

地址字節(jié)是主設(shè)備發(fā)送的起始條件之后的第一個字節(jié)。地址的前五位（MSB）是工廠預(yù)設(shè)的10011，接下來的兩位是設(shè)備選擇位A1和A0。A1和A0地址輸入可以連接到VDD或數(shù)字地，也可以由TTL/CMOS邏輯電平主動驅(qū)動。設(shè)備地址在DAC5573的上電序列期間由這些引腳的狀態(tài)設(shè)置。最多可以將16個DAC5573設(shè)備連接到同一I2C總線。

（三）廣播地址字節(jié)

DAC5573支持廣播尋址，廣播地址字節(jié)為10010000。廣播尋址可用于同步更新或掉電多個DAC5573設(shè)備，它可以與DAC857x和DAC757x系列的其他成員一起使用，以支持多通道同步更新。使用廣播地址時，DAC5573無論地址引腳的狀態(tài)如何都會響應(yīng)，廣播僅在寫模式（主設(shè)備向DAC5573寫入數(shù)據(jù)）下支持。

（四）控制字節(jié)

（五）寄存器操作

五、應(yīng)用信息

（一）基本連接

對于許多應(yīng)用，連接DAC5573非常簡單?；具B接圖中，需要使用0.1μF的旁路電容來提供電源所需的瞬間額外電流。DAC5573可以直接與標(biāo)準(zhǔn)模式、快速模式和高速模式的I2C控制器接口。由于I2C總線驅(qū)動器是開漏的，因此SDA和SCL線上需要上拉電阻。上拉電阻的大小取決于總線的工作速度和總線線路上的電容。

（二）使用GPIO端口模擬I2C

如果沒有可用的I2C控制器，可以將DAC5573連接到GPIO引腳，并通過軟件模擬I2C總線協(xié)議。在這種情況下，可以通過設(shè)置GPIO線為零并在輸入和輸出模式之間切換來應(yīng)用適當(dāng)?shù)目偩€狀態(tài)。需要注意的是，如果總線上有任何可能將時鐘線拉低的設(shè)備，則不能使用這種方法，SCL線必須為高阻態(tài)或零，并且需要像往常一樣提供上拉電阻。

（三）使用REF02作為電源

由于DAC5573所需的電源電流極低，可以使用REF02 +5V精密電壓基準(zhǔn)為DAC5573的電源輸入和參考輸入提供所需的電壓。當(dāng)DAC輸出加載時，REF02還需要為負(fù)載提供電流。REF02的負(fù)載調(diào)整率通常為0.005%/mA，對于1.6mA的電流，會產(chǎn)生400μV的誤差，對應(yīng)于0V至5V輸出范圍的0.02 LSB誤差。

（四）布局注意事項(xiàng)

作為