本教程聚焦SiC JFET 在固態(tài)斷路器中的應用，核心內容包括三大板塊，闡釋 SiC JFET 的關鍵特性、系統(tǒng)說明 SiC JFET 如何推動電路保護系統(tǒng)取得重大進步、通過評估和測試結果展示產(chǎn)品性能。我們已介紹過浪涌電流、應對不斷攀升的電力需求、為什么要使用固態(tài)斷路器。本文為系列教程的第二部分，將介紹SSCB 采用 SiC JFET 的四個理由。

斷路器制造商首要關注的是發(fā)熱問題。 所有半導體在電流流過其中時都會產(chǎn)生熱量。 這種熱量可以用導通電阻來衡量， 其表示符號為 RDS(on) 。

當然， 制造商和工程師都希望 RDS(on) 盡可能小。 同時， 極低導通電阻這一特性也直接支撐著基于 JFET 的 SSCB 的另外三項優(yōu)勢：

尺寸極小

可靠性

易于使用

理由 1：運行溫度極低

EMB 與許多其他斷路器共用一個面板。 鑒于眾多元件必須擠在斷路器的局促空間中， 可用于散熱的空間極為有限。 因此， EMB 制造商最關心的自然是發(fā)熱問題。

先進半導體設計對于解決這一問題至關重要 ， 因為降低電阻可以直接減少熱量的累積。 安森美(onsemi)的 JFET 和 Combo JFET TOLL 封裝可使小型元件實現(xiàn)盡可能低的導通電阻 (RDS(on) )。

在下面的比較圖中， 安森美 EliteSiC 封裝的導通電阻不到相同 TOLL 封裝的最接近競爭產(chǎn)品的一半。 此特性為固態(tài)斷路器制造商帶來了巨大的競爭優(yōu)勢。

極低的導通電阻

下圖所示為未施加電壓的安森美 SiC JFET 的橫截面。 這里， 三個端子分別被標記為源極、 柵極和漏極。 有兩個二極管， 每個二極管都有相應的電容：柵極和漂移區(qū) PN 結處的漏柵二極管， 以及由 JFET 柵極偏置的柵源二極管。 每個溝道和柵極區(qū)構成一個單元， 單個 JFET 中存在數(shù)千個并聯(lián)的單元。

注意漏極-柵極 PN 結周圍的耗盡區(qū)。 由于缺乏移動載流子， 該區(qū)域呈現(xiàn)高電阻特性。 此時未施加電壓， 該 JFET 處于未偏置狀態(tài)。 在這種狀態(tài)下， 耗盡區(qū)足夠小， 允許電子沿著開放溝道的直接路徑在源極和漏極端子之間自由流動 。 無PN 結或二極管擋在電流路徑上， 且沒有表面電流。 因此， 安森美 SiC JFET 被稱為常開型。

這里的電流路徑流經(jīng)高導電性的 SiC 材料。 這使得 JFET 在給定電壓額定值下具有極低的導通電阻。

將正電壓 VDS 施加于漏極至源極時， 漏柵 PN 結反向偏置， 使耗盡區(qū)擴大。 如果 VDS 繼續(xù)提高， 溝道會變得更狹窄。 最終耗盡區(qū)將填滿溝道， 導致飽和。

接下來， 如果將正電壓VGS施加到柵極驅動器， 結果將是漏極-柵極和柵極-源極 PN 結正向偏置， 導致耗盡區(qū)縮小。 根據(jù)工作條件， 施加正VGS 是將導通電阻降低約 15% 的最簡單方法， 無需添加殊電路。 當首要目標是盡量降低導通損耗時， 這 15% 的減少是 SiC JFET 的一項重要優(yōu)勢。 將柵源電壓拉至負值會關斷 JFET 。

安森美通過引入碳化硅材料 ， 開發(fā)出一種專有晶圓減薄 方法 ， 從而使EliteSiC JFET 尺寸更小、 發(fā)熱更低。

在半導體晶圓制造過程中， 晶圓在薄膜沉積期間往往會發(fā)生一定程度的翹曲。 薄膜本身的內應力， 加上薄膜和襯底之間的熱膨脹系數(shù) (CTE) 不一致，使得一定程度的翹曲幾乎難以避免 。 在減薄( 背面研磨) 過程中， 翹曲現(xiàn)象往往會加劇。

安森美開發(fā)了一種模擬晶圓上導致翹曲的內應力的方法 。 這使得工程師能夠改進晶圓減薄工藝， 以盡量降低翹曲的影響。

理由 2：封裝尺寸極小

常通型 JFET 的應用包括防雷保護、 限制浪涌電流、 取代 EMB 等。 然而， 大多數(shù)應用都要求斷路器為常斷型。

實現(xiàn)這種斷路器的一種方法是將 SiC JFET 與低額定電壓的常關型 Si MOSFET串聯(lián)連接， 然后將 JFET 柵極連接至 MOSFET 源極。 在下圖中， 對于變壓器等開關模式應用所采用的標準共源共柵配置 ， 連接通過直接短路實現(xiàn)。 如果 JFET柵極直接與 MOSFET 源極相連， 則開關速度至少比斷路器和繼電器所能承受的速度快 50 倍。 試圖減慢如此高的開關速度是不切實際的。

另一種方法是引出 SiC JFET 的柵極， 然后與 Si MOSFET 串聯(lián)連接。 這樣一來，用戶就可以選擇 JFET 柵極和 MOSFET 源極之間的電阻或阻抗。 可以選用一個簡單電阻或一個齊納二極管， 使電流反向流動。

第二種方法可能是一種實用的解決方案， 特別是因為 JFET 和 MOSFET 元件成本非常低， 不過由于需要兩個元件， 斷路器將會占用更多空間 。 還有一種更好的解決方案。

安森美的解決方案是堆疊芯片。 EliteSiC Combo JFET 將常開型 SiC JFET 與常關型 Si MOSFET 串聯(lián)連接。 但是， JFET 柵極和 MOSFET 柵極均被引出到封裝外部，而不是將柵極連接到封裝內部的源極 。 這使得用戶能夠以適合應用的任何方式連接封裝。

如下圖所示 ， 藍色 SiC JFET 芯片通過銀焊與封裝的銅底座中心連接 。 黃色 Si MOSFET 芯片居中置于 JFET 芯片的上方。 每個芯片的柵極均通過單獨的引腳分別引出。

減少空間消耗的另一種方法是盡量減少并聯(lián)使用的元件數(shù)量。假設要制作一個 240 V 交流斷路器， 其額定電流為 20 A， 能夠承受 1.2 倍過載 2小時。 應用經(jīng)典焦耳加熱公式 P = i2R 來計算功率耗散， 總熱量預算可表示如下：

同樣， 關鍵因素是所需的RDS(on)。 假設工作溫度保持在 100 °C， 導通電阻自然會隨著溫度成比例增加。將等式兩邊除以電流的平方， 即可得出所需的導通電阻：

資料來源： Schneider Electric

安森美的 UG 4SC 075005 L 8S 750 VAC Combo JFET 在 150 °C 時提供 7.8 mΩ的導通電阻， 低于該元件有效阻斷交流電流所需的 8.7 mΩ。

為了滿足導通電阻目標并使導通損耗加倍， 兩個 Combo JFET 需要背靠背或串聯(lián)連接， 源極并聯(lián)連接。 Combo JFET 數(shù)量加倍會使斷路器中用于阻斷電流的內部元件數(shù)量達到 4 個( Combo JFET 算作兩個元件) 。

如果選擇競爭對手提供的同類 TOLL 封裝元件， 要滿足導通電阻要求， 元件數(shù)量最低的方案也需要 5 個并聯(lián) JFET ( 其在 100 °C 時的額定電阻為 21 mΩ) ，總計 10 個元件。

片上溫度感測： JFET 或 Combo JFET

SiC JFET 有一個常被忽視的優(yōu)點， 即它能夠感知自身的溫度。 當柵極被驅動為略正( “ 過驅” ) 時， 會注入一個非常小( 1 - 5 mA 范圍) 、 絕對安全的電流。 這個小電流使得 VGS為正， 并以高度可預測的方式隨溫度變化。 通過測量 VGS 的壓降，便可使用公式推導出 JFET 芯片的溫度。

上面的溫度感測驅動電路示意圖包含兩個差分放大器 ( diff -amp ) ， 每個放大器測量 JFET 至 MOSFET 源極電壓。 SiC JFET 和 Si MOSFET 均采用串聯(lián)復制， 并以背靠背方式鏡像排列， 用于阻斷交流電流。 單個基準電壓連接到共源點， 差分放大器從該電壓中減去各自的 VGS。 當電流接通時 ， 電流從 AC 1 流向 AC 2， 使得每個MOSFET 兩端出現(xiàn)壓降。

為了得出芯片溫度，需要測量從每個 JFET 的柵極到其共源點的電壓。兩個差分放大器的輸出表示為:

較為準確的溫度讀數(shù)是取 Tsense 1 和 Tsense 2 的平均值， 即將這兩個值相加再除以 2。

成對使用的差分放大器常用于對噪聲進行等量反相放大 ， 使正負噪聲疊加后相互抵消 。 這里， 我們正是利用了這一技術 ，通過成對的差分放大器， 使兩個壓降值 |VDS,MOSFET |相互抵消。 剩下的是一個簡化公式， 其中溫度等于增益乘以基準電壓與兩個 JFET 的平均柵源電壓之差。

僅需約 1 mA 的柵極電流就足以降低導通電阻。 雖然用如此低的柵極電流來感測溫度確實可行， 但 5 - 10 mA 范圍內的電流更不容易受到噪聲的影響。

電流感測： JFET 或 Combo JFET

同樣精巧的技術也可應用于 JFET 或 Combo JFET 來測量電流。 該方法需要兩個相同的二極管 D1 和 D2， 它們與 Combo JFET 的漏極串聯(lián)連接， 能夠阻斷高電壓。 將柵極驅動器與 DESAT ( 去飽和) 引腳結合使用時， 可通過這兩個二極管提供 mA 至 μA范圍的小電流。 或者， 也可從柵極驅動電源通過一個電阻提供小電流。

無論哪種情況， 都需要箝位二極管 D1， 并在其上使用一個放大器 ， 以測量該二極管兩端的電壓降 。 此壓降代表 JFET 的 VDS。 知道芯片溫度便可輕松估算RDS(on) ， 進而可利用歐姆定律來估算漏極電流， 而無需使用額外的傳感器：

補償溫度效應

知道芯片溫度和漏極電流后， 就能開發(fā)出對過流狀況立即做出響應的溫度補償器。 Combo JFET 的導通電阻 RDS(on) 隨溫度升高而增加， 表現(xiàn)出正溫度系數(shù)特性。 在給定電流下， 隨著溫度升高， VDS 提高， VGS降低。

將這兩個值合并后輸入快速過流模擬比較器 ， 便可使這兩個電壓相互抵消 ，從而消除溫度影響。比較器將 VDS 與動作電壓進行比較， 從而實現(xiàn)有效的溫度補償。 受限于 RDS(on)與 Tsense,ave之間的非線性關系， 補償效果略有減弱。 然而， 在典型工作溫度范圍內， 這種補償完全足夠， 因此無需使用微控制器或狀態(tài)機以數(shù)字方式進行溫度補償調整。

可能需要額外的電路來應對 JFET 關斷和重新導通方面的問題， 包括處理消隱時間和復位比較器的輸入電壓。

理由 3：可靠性

碳化硅 JFET 天然具備高脈沖電流能力 。 下圖展示了未箝位感性開關設置的開關導通事件， 其中電源電壓由電纜電感供應給 Combo JFET 中使用的相同 4.3 mΩ JFET 。 其峰值脈沖電流 IDM 額定值為 588 A， 該圖顯示其在 600 A 時切換， 斜坡時間約為 24 ms 。 電感中儲存的能量部分被 JFET 吸收， 其余由并聯(lián)的金屬氧化物壓敏電阻箝位。 漏源電壓 VDS 在被箝位之前上升至接近 600 V。 這證明 SiC JFET 具有高峰值電流能力。 這是一個很大的優(yōu)勢， 尤其是在斷路器應用中， 因為在這類應用中， 不可避免地需要切換非常高的峰值電流( 遠高于標稱電流)。

電壓額定值與電壓裕度

考慮斷路器時， 無論是固態(tài)斷路器還是機電式斷路器， 電壓裕度都是最重要的考量因素之一。 這與電壓額定值不同。 住宅和輕型商業(yè)應用的通用輸入電壓范圍為 85 至 265 VAC， 峰值電壓為該范圍的最大值乘以 √2， 即 375 VAC。

電壓額定值為 400 VAC 的斷路器無法提供所需的電壓裕度。 原因是從供電端到用電設備接線點的電纜中， 以及從用電設備接線點到斷路器的電線中 ， 都會儲存能量。

當發(fā)生涉及非常高電流的故障情況時 ， 通向斷路器的電纜和電線中儲存的能量可能非常高。 如果電流斷路器在此類情況下關斷 ， 那么所有這些能量必須轉移到某個地方。

使用 SiC JFET 時， 需要將盡可能多的這種電流轉儲到該芯片中。 但它本身只能處理有限的能量， 肯定無法處理電纜和電線中儲存的所有能量 。 為了處理額外的能量， 需要添加并聯(lián)金屬氧化物壓敏電阻 (MOV) 或瞬態(tài)電壓抑制器(TVS) 。

下圖是常見壓敏電阻的典型電壓 -電流特性曲線 。 在標稱直流電網(wǎng)電壓VDC 下， 壓敏電阻的正常工作區(qū)是左下角的紅色區(qū)域。 綠色區(qū)域表示漏電流區(qū)， 以 V1mA 和 1 mA 的壓敏電流為界。

壓敏電阻在灰色區(qū)域所表示的瞬態(tài)工作區(qū)開始履行其保護電路的職能 。峰值電流 Ipk 與箝位電壓 VCL 相交的位置， 是紫色區(qū)域所表示的浪涌電流區(qū)的起點。 這個相交點至關重要 ， 因為此時的過電壓不能太高 ， 以免損壞斷路器。

根據(jù)安森美的經(jīng)驗， MOV 的特性曲線比該圖所示更加圓潤， 意味著它通常需要更多時間才能激活。 當峰值電流較高時， MOV 兩端也會出現(xiàn)相應的高電壓。 SSCB 中使用的 JFET 必須具有足夠高的電壓額定值， 以確保當電壓處于正常工作范圍時， MOV 的漏電流不會過大。

資料來源： IEEE

根據(jù) Creative Commons 4.0 授權使用

所有集成電路都具有設計規(guī)定的工作電壓和電流范圍 。 正常工作范圍以上有安全過壓區(qū)， 電路在此區(qū)域內不會受到損壞 。 當電壓高于安全過壓范圍時 ， 電路可能仍能短暫地承受更高的電壓 。 TVS 是一種雪崩二極管， 用于箝位過電壓和消散高瞬態(tài)電涌。 TVS 要發(fā)揮作用， 必須在受保護電路的安全過壓區(qū)內工作 ，防止電壓進入器件損壞區(qū) ( 下圖的紅色區(qū)域 ) 。 同時， 一旦電壓恢復到正常工作范圍( 藍色區(qū)域) ， 它也不能影響系統(tǒng)性能。

與反向突波保護器件不同， TVS 在達到導通電壓之前具有高電阻 ， 而超過導通電壓之后電阻會急劇下降 。 對于電壓箝位器件 ， 導通電壓必須高于系統(tǒng)的正常工作電壓， 同時又足夠低， 以確保箝位電壓遠低于損壞電壓范圍 。 導通電阻也必須極低， 以確保在各種威脅情況下保持較低箝位電壓。

此外， 宇宙輻射也是一個不容小覷的因素。 當施加于 JFET 的電壓接近其擊穿電壓時， 其電場強度會急劇上升 。 隨著場強的升高 ， 器件失效的概率取決于其在設計上如何處理阻斷電壓 。 當施加的電壓超過擊穿電壓時 ， 由完全不可預測的宇宙射線事件引起的單粒子燒毀 (SEB) 的概率呈指數(shù)級上升。出于這些原因， 安森美設計的 JFET 和 Combo JFET 元件具有 750 V 電壓額定值。

這不僅提高了其可靠性， 而且使其更容易在采用低成本箝位器件( 如 TVS 或 MOV)的斷路器設計中使用 。 在過載條件下 ， 尤其是在電壓過沖情況下 ( 即在電源轉換事件期間， 輸出電壓超過預期的穩(wěn)態(tài)電壓設置值 ) ， 這種高電壓額定值可提供更高的安全裕度。

理由 4：易于使用

如右側的電路圖所示， 只需使用低成本的現(xiàn)成元件， 便可輕松驅動 SSCB 中使用的Combo JFET 封裝中的 JFET 和 MOSFET 。 該電路顯示兩個 Combo JFET 背靠背連接， 其源極連接在一起， 并有一個共源點。 以這種方式連接時， 這兩個元件可以阻斷交流電流。

通過這種設計， 可以使用一個 IGBT 直接驅動兩個 Combo JFET 的柵極， 提供電壓和電流去飽和保護。 當該電路接通時， 過驅電阻 R_ODV 便開始發(fā)揮作用， 限制流入每個 JFET 柵極的電流。 開關導通速度可能很慢， 不過這對于斷路器來說可能是一個優(yōu)點。 接下來， JFET 基于其溫度來設置自己的 VGS。

設置關斷狀態(tài)是通過調整 JFET 柵極電阻實現(xiàn)的。 這種方式可提供出色的速度控制， 因為所有輸出電容電荷都經(jīng)過該電阻。

MOSFET 可以由如圖所示的電壓監(jiān)控器驅動 ， 或者由單獨的柵極驅動器驅動 。一旦柵極驅動功率逐漸上升 ， MOSFET 就會導通并保持導通狀態(tài)。 由于保持導通狀態(tài)， MOSFET 不會受到壓力， 發(fā)生雪崩的可能性也不會增加 。 此后， 開關操作由 JFET 的導通和關斷來控制， 開關速度則通過調整柵極電阻來控制。 所有開關能量都進入 SiC JFET ， 這正是我們所希望的。

通過這種設計 ， 電路可以在緊急情況下接通和關斷 ， 就像在正常運行情況下接通和關斷一樣。 還可以通過脈沖控制電路， 以限制電容充電時的浪涌電流。

未完待續(xù)。