做芯片測試的同學(xué)經(jīng)常會涉及到Continuity測試、Leakage測試、GPIO drive capability測試、GPIO pullup/pulldown resistor測試、standby idd、run idd、IDDQ、MBIST、SCAN等測試，小編在此帶大家總結(jié)一下這些測試的基本原理。

1. Continuity測試（即OS測試）該測試主要是測試芯片的open/short特性，即測量芯片pin腳對VDD或者GND有沒有短路（short）或斷路（open）。當(dāng)測某一pin的OS時，應(yīng)使VDD=0V，同時其他pin的電壓也全為0。下圖為測某一pin對GND的OS測試時的示意圖，ATE會從pin抽一個100uA的電流，下方的二極管導(dǎo)通，在正常工作的情況下，測得的電壓應(yīng)該在-0.2V~-0.7V之間。

1. 下圖為測某一pin對VDD的OS測試時的示意圖，ATE會從pin灌入100uA的電流，上方的二極管導(dǎo)通，在正常工作的情況下，測得的電壓應(yīng)該在0.2V~0.7V之間。

1. 
   如果有short情況發(fā)生，測得的電壓一般接近0V；如果是open的情況，則測得的電壓一般為5V/-5V（測試程序中設(shè)置的鉗位電壓）。
2. Leakage測試即漏電流測試。在該測試過程中一般將芯片正常上電，然后將pin配置成input狀態(tài)，給pin上分別灌入VSS（0V）和VDD的電壓，測量該pin上的電流，一般測量值為-1uA~1uA。當(dāng)pin電壓等于VDD時，測得的電流為對GND的漏電流當(dāng)pin電壓等于VSS時，測得的電流為對VDD的漏電流
3. GPIO drive capability測試即為GPIO的驅(qū)動能力測試GPIO drive capability一般對應(yīng)datasheet中的VOH/VOL或者IOH/IOL指標(biāo)，其實(shí)VOH/VOL和IOH/IOL是同一個指標(biāo)，只不過測試方法不同。下圖為VOH或者IOH的測試示意圖。將GPIO配置成output模式，并且輸出高電平（邏輯1）。當(dāng)測量IOH時，則ATE在pin上施加VDD-0.8V電壓，此時該pin上電流即為IOH。當(dāng)測量VOH時，則ATE從該pin拉5mA/20mA電流（視該pin的驅(qū)動能力而定），此時該pin上測得的電壓即為VOH。

1. 下圖為VOL或者IOL的測試示意圖，同樣將GPIO配置成output模式，只不過此時輸出低電平（邏輯0）。當(dāng)測量IOL時，則ATE在pin上施加0.8V電壓，此時該pin上電流即為IOL。當(dāng)測量VOL時，則ATE從該pin灌入5mA/20mA電流（視該pin的驅(qū)動能力而定），此時該pin上測得的電壓即為VOL。

1. Pullup/Pulldown resistor測試該測試目的是測試芯片引腳內(nèi)部的上拉/下拉電阻的大小。在測試時該pin需要配置成input模式。下圖為上拉電阻的測試示意圖。當(dāng)測試上拉電阻時需將該pin配置成input狀態(tài)，同時打開pullup設(shè)置，給pin腳施加電壓0V，測量pin腳上電流，然后根據(jù)R=U/I可以計算出上拉電阻的阻值。

1. 下圖為下拉電阻的測試示意圖。當(dāng)測試下拉電阻時需將該pin配置成input狀態(tài)，同時打開pulldown設(shè)置，給pin腳施加VDD電壓5V，測量pin腳上電流，然后根據(jù)R=U/I可以計算出下拉拉電阻的阻值。

1. 
   
2. standby idd對于MCU來說，standby idd即是在standby mode下測量VDD pin上電流。Standby mode一般為芯片的低功耗模式，芯片內(nèi)部大部分時鐘均處于關(guān)閉的狀態(tài)，只保留LPO時鐘作為芯片的喚醒時鐘。需要注意的是一般測standby idd時候需要將VDD pin上并接的電容去掉，因?yàn)殡娙荽嬖诔浞烹姷倪^程，可能會對電流的測量產(chǎn)生影響。

1. 
   
2. Run iddRun idd的測試與standby idd基本一致，只不過會讓芯片處于run mode，有些會要求將外設(shè)的時鐘打開進(jìn)行測試。
3. IDDQIDDQ即靜態(tài)電流，指CMOS電路在穩(wěn)定狀態(tài)（無信號跳變）下的電源電流。在無缺陷的CMOS電路中，靜態(tài)電流應(yīng)接近零（僅有漏電流，一般微安級）。正常CMOS邏輯在穩(wěn)態(tài)下，PMOS和NMOS管不同時導(dǎo)通，理論靜態(tài)電流很小。缺陷影響：物理缺陷（如柵極氧化物短路、電源/地橋接）會形成額外電流路徑，導(dǎo)致IDDQ升高。
4. MBISTMBIST一般指SRAM的測試，采用芯片內(nèi)部自建的一些測試邏輯來進(jìn)行測試，機(jī)臺只需要通過JTAG接口下達(dá)測試的指令，即可從TDO接口獲取測試結(jié)果。MBIST測試結(jié)束后一般會有兩個信號輸出BIST_DONE和BIST_FAIL。
5. SCANscan就是把普通寄存器替換成可掃描的寄存器，目的是創(chuàng)建control和observation點(diǎn)，然后把所有的可掃描寄存器連接在一起串成掃描鏈(scan chain)，利用掃描鏈，工具自動產(chǎn)生測試patterns，讓寄存器處于一個特定的值(control)，然后將期望的值移出來進(jìn)行對比(observe)，來判斷芯片是否有缺陷。SCAN測試一般分stuck-at和transition測試，stuch-at測試覆蓋固定電平缺陷，但對時序敏感缺陷無效；transition則主要針對時序路徑的延遲缺陷。