AD9518-0：高性能6輸出時(shí)鐘發(fā)生器的深度剖析

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘發(fā)生器的性能對(duì)于系統(tǒng)的穩(wěn)定性和數(shù)據(jù)處理能力起著至關(guān)重要的作用。今天，我們將深入探討Analog Devices的AD9518-0 6輸出時(shí)鐘發(fā)生器，它以其低抖動(dòng)、低相位噪聲等特性，成為眾多應(yīng)用場(chǎng)景的理想選擇。

文件下載：AD9518-0.pdf

一、AD9518-0概述

AD9518-0是一款具有亞皮秒抖動(dòng)性能的多輸出時(shí)鐘分配器件，集成了片上PLL和VCO。其片上VCO的調(diào)諧范圍為2.55 GHz至2.95 GHz，同時(shí)也支持使用最高2.4 GHz的外部VCO/VCXO。該器件強(qiáng)調(diào)低抖動(dòng)和相位噪聲，能夠最大程度地提升數(shù)據(jù)轉(zhuǎn)換器的性能，適用于對(duì)相位噪聲和抖動(dòng)要求苛刻的各種應(yīng)用。

1.1 主要特性

• 低相位噪聲PLL：有效降低信號(hào)干擾，保證時(shí)鐘信號(hào)的穩(wěn)定性。
• 靈活的參考輸入：提供1個(gè)差分或2個(gè)單端參考輸入，支持LVPECL、LVDS或CMOS參考信號(hào)，頻率可達(dá)250 MHz，還具備參考監(jiān)測(cè)和自動(dòng)/手動(dòng)參考切換/保持模式。
• 豐富的輸出配置：擁有3對(duì)1.6 GHz的LVPECL輸出，每對(duì)輸出共享一個(gè)1至32的分頻器，并可進(jìn)行粗相位延遲設(shè)置。
• 低抖動(dòng)性能：附加輸出抖動(dòng)僅為225 fs rms，通道間的偏斜小于10 ps。
• 自動(dòng)同步功能：在上電時(shí)可自動(dòng)同步所有輸出，也支持手動(dòng)輸出同步。
• 封裝形式：采用48引腳LFCSP封裝，便于電路板布局。

1.2 應(yīng)用領(lǐng)域

• 低抖動(dòng)時(shí)鐘分配：為系統(tǒng)提供穩(wěn)定、低抖動(dòng)的時(shí)鐘信號(hào)。
• 高速網(wǎng)絡(luò)線卡：如10/40/100 Gb/sec網(wǎng)絡(luò)線卡，包括SONET、同步以太網(wǎng)、OTU2/3/4等。
• 誤差校正：用于前向誤差校正（G.710）。
• 高速數(shù)據(jù)轉(zhuǎn)換：為高速ADC、DAC、DDS、DDC、DUC、MxFEs等提供時(shí)鐘。
• 無(wú)線通信：在高性能無(wú)線收發(fā)器中發(fā)揮重要作用。
• 測(cè)試與測(cè)量：適用于ATE和高性能儀器儀表。

二、工作原理與配置

2.1 鎖相環(huán)（PLL）

AD9518-0的PLL可與片上VCO或外部VCO/VCXO配合使用，需要一個(gè)外部環(huán)路濾波器來(lái)設(shè)置環(huán)路帶寬和穩(wěn)定性。PLL的配置非常靈活，可通過(guò)可編程寄存器設(shè)置R分頻器、N分頻器、PFD極性、反沖脈沖寬度、電荷泵電流等參數(shù)，以適應(yīng)不同的參考頻率、PFD比較頻率和VCO頻率。

2.2 參考輸入

該器件提供靈活的PLL參考輸入電路，支持差分輸入或兩個(gè)單端輸入。輸入頻率范圍為0至250 MHz，輸入信號(hào)可通過(guò)電容進(jìn)行交流耦合。差分輸入的自偏置電平略有偏移，可防止輸入緩沖器在參考信號(hào)緩慢或缺失時(shí)產(chǎn)生抖動(dòng)。單端輸入可由直流耦合的CMOS電平信號(hào)或交流耦合的正弦波/方波驅(qū)動(dòng)，且可獨(dú)立關(guān)閉以提高隔離度和降低功耗。

2.3 時(shí)鐘分配

AD9518-0具有三個(gè)時(shí)鐘通道，每個(gè)通道有兩個(gè)LVPECL輸出，共六個(gè)輸出。每個(gè)通道都有一個(gè)可編程分頻器，可將輸入時(shí)鐘頻率進(jìn)行2至32的整數(shù)分頻，也可旁路分頻器實(shí)現(xiàn)1分頻。此外，通道分頻器還支持選擇不同的占空比、進(jìn)行占空比校正和設(shè)置粗相位偏移。

2.4 工作模式配置

• 高頻時(shí)鐘分配（CLK或外部VCO > 1600 MHz）：默認(rèn)配置下，PLL關(guān)閉，CLK/CLK輸入通過(guò)VCO分頻器連接到分配部分，允許最高2.4 GHz的外部輸入。
• 使用外部VCO：使能PLL后，可使用頻率低于2400 MHz的外部VCO或VCXO，此時(shí)內(nèi)部VCO關(guān)閉。
• 內(nèi)部VCO和時(shí)鐘分配：使用內(nèi)部VCO時(shí)，必須使用VCO分頻器，以確保通道分頻器的輸入頻率不超過(guò)1600 MHz。同時(shí)，需要對(duì)VCO進(jìn)行校準(zhǔn)，以確保最佳性能。
• 時(shí)鐘分配（外部VCO < 1600 MHz）：當(dāng)外部時(shí)鐘源或外部VCO/VCXO頻率低于1600 MHz時(shí)，可繞過(guò)VCO分頻器。

三、寄存器配置與控制

AD9518-0通過(guò)串行控制端口進(jìn)行寄存器配置，支持單字節(jié)或多字節(jié)傳輸，以及MSB先傳或LSB先傳的格式。寄存器配置涵蓋了PLL設(shè)置、時(shí)鐘分配、輸出控制等多個(gè)方面，具體如下：

3.1 串行控制端口

• 引腳功能：包括SCLK（串行時(shí)鐘）、SDIO（串行數(shù)據(jù)輸入/輸出）、SDO（串行數(shù)據(jù)輸出）和CS（芯片選擇）。
• 操作模式：支持讀寫操作，通過(guò)16位指令字指定數(shù)據(jù)傳輸類型、數(shù)據(jù)長(zhǎng)度和起始寄存器地址。
• 數(shù)據(jù)傳輸：寫入數(shù)據(jù)時(shí)，需將數(shù)據(jù)先寫入串行控制端口緩沖區(qū)，然后通過(guò)設(shè)置Register 0x232[0] = 1b將緩沖區(qū)內(nèi)容傳輸?shù)綄?shí)際控制寄存器。讀取數(shù)據(jù)時(shí)，可選擇讀取緩沖區(qū)或活動(dòng)寄存器的數(shù)據(jù)。

3.2 控制寄存器

控制寄存器涵蓋了PLL、LVPECL輸出、VCO分頻器、時(shí)鐘輸入等多個(gè)方面的設(shè)置。例如，通過(guò)設(shè)置PLL相關(guān)寄存器可選擇參考輸入、設(shè)置R和N分頻器、調(diào)整PFD極性和電荷泵電流等；通過(guò)設(shè)置LVPECL輸出相關(guān)寄存器可控制輸出極性、差分電壓和電源狀態(tài)等。

四、性能指標(biāo)與測(cè)試

4.1 電源要求

該器件的電源要求包括VS（3.3 V ± 5%）、VS_LVPECL（2.5 V至3.3 V ± 5%）和VCP（3.3 V至5.0 V ± 5%），同時(shí)需要連接適當(dāng)?shù)?a target="_blank">電阻和電容來(lái)設(shè)置內(nèi)部偏置電流和電荷泵電流范圍。

4.2 時(shí)鐘輸入與輸出

• 時(shí)鐘輸入：CLK/CLK差分輸入頻率范圍為0至2.4 GHz，輸入靈敏度為150 mV p-p，支持交流耦合。
• 時(shí)鐘輸出：LVPECL輸出頻率最高可達(dá)2950 MHz，輸出差分電壓為550至980 mV，輸出上升/下降時(shí)間為70至180 ps，傳播延遲和輸出偏斜也有相應(yīng)的指標(biāo)。

4.3 相位噪聲與抖動(dòng)

• 相位噪聲：內(nèi)部VCO在不同頻率下的相位噪聲表現(xiàn)良好，如在2.95 GHz時(shí)，1 kHz偏移處的相位噪聲為 -47 dBc/Hz。
• 抖動(dòng)：輸出絕對(duì)時(shí)間抖動(dòng)在不同應(yīng)用場(chǎng)景下有不同的表現(xiàn)，如在時(shí)鐘生成模式下，VCO = 2.95 GHz、LVPECL = 491.52 MHz、PLL LBW = 75 kHz時(shí)，積分帶寬為200 kHz至10 MHz的抖動(dòng)為148 fs rms。

五、應(yīng)用注意事項(xiàng)

5.1 熱性能

該器件采用48引腳LFCSP封裝，其熱阻在不同氣流條件下有所不同?？筛鶕?jù)實(shí)際應(yīng)用場(chǎng)景，通過(guò)相關(guān)公式計(jì)算結(jié)溫，以確保器件在合適的溫度范圍內(nèi)工作。

5.2 ESD防護(hù)

AD9518-0是靜電放電（ESD）敏感器件，盡管具有專利或?qū)Ｓ?a href="http://www.greenbey.cn/tags/保護(hù)電路/" target="_blank">保護(hù)電路，但仍需采取適當(dāng)?shù)腅SD防護(hù)措施，以避免性能下降或功能喪失。

5.3 時(shí)鐘分配與終端匹配

LVPECL輸出需要直流終端來(lái)偏置輸出晶體管，推薦使用LVPECL遠(yuǎn)端Thevenin終端或Y終端。在實(shí)際應(yīng)用中，需根據(jù)接收緩沖器的VS和VS_LVPECL電壓進(jìn)行匹配，必要時(shí)可采用交流耦合。

六、總結(jié)

AD9518-0作為一款高性能的6輸出時(shí)鐘發(fā)生器，憑借其低抖動(dòng)、低相位噪聲、靈活的配置和豐富的功能，在高速網(wǎng)絡(luò)、數(shù)據(jù)轉(zhuǎn)換、無(wú)線通信等領(lǐng)域具有廣泛的應(yīng)用前景。電子工程師在設(shè)計(jì)過(guò)程中，可根據(jù)具體應(yīng)用需求，合理配置寄存器，優(yōu)化電路布局，以充分發(fā)揮該器件的性能優(yōu)勢(shì)。同時(shí)，在使用過(guò)程中要注意熱性能、ESD防護(hù)和時(shí)鐘分配等方面的問(wèn)題，確保系統(tǒng)的穩(wěn)定性和可靠性。

你是否在實(shí)際項(xiàng)目中使用過(guò)類似的時(shí)鐘發(fā)生器？在使用過(guò)程中遇到過(guò)哪些問(wèn)題？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見(jiàn)解。