ADSP - 21369 SHARC處理器：高性能音頻處理的理想之選

在電子工程領(lǐng)域，高性能處理器對(duì)于實(shí)現(xiàn)復(fù)雜的音頻處理等任務(wù)至關(guān)重要。ADSP - 21369 SHARC處理器就是這樣一款具有卓越性能的產(chǎn)品，下面我們就來詳細(xì)了解一下它的特點(diǎn)、架構(gòu)以及應(yīng)用。

文件下載：ADSP-21369.pdf

一、產(chǎn)品概述

ADSP - 21369是一款高性能的32位/40位浮點(diǎn)處理器，專為高性能音頻處理進(jìn)行了優(yōu)化。它采用單指令多數(shù)據(jù)（SIMD）計(jì)算架構(gòu)，擁有2M位的片上SRAM和6M位的片上掩膜可編程ROM，并且與SHARC系列的其他成員代碼兼容。其核心指令速率可達(dá)400 MHz，還配備了如數(shù)字應(yīng)用接口、S/PDIF收發(fā)器、串口、8通道異步采樣率轉(zhuǎn)換器、精密時(shí)鐘發(fā)生器等獨(dú)特的以音頻為中心的外設(shè)。

產(chǎn)品特性

二、核心架構(gòu)

SIMD計(jì)算引擎

該處理器包含兩個(gè)計(jì)算處理單元，作為單指令多數(shù)據(jù)（SIMD）引擎運(yùn)行。處理單元PEX和PEY各自包含一個(gè)ALU、乘法器、移位器和寄存器文件。PEX始終處于活動(dòng)狀態(tài)，PEY可通過設(shè)置MODE1寄存器中的PEYEN模式位來啟用。進(jìn)入SIMD模式后，兩個(gè)處理單元執(zhí)行相同的指令，但處理不同的數(shù)據(jù)，這對(duì)于執(zhí)行數(shù)學(xué)密集型的DSP算法非常高效。同時(shí)，進(jìn)入SIMD模式會(huì)使內(nèi)存與處理單元之間的數(shù)據(jù)帶寬翻倍。

獨(dú)立并行計(jì)算單元

每個(gè)處理單元內(nèi)都有一組計(jì)算單元，包括算術(shù)邏輯單元（ALU）、乘法器和移位器。這些單元在單個(gè)周期內(nèi)執(zhí)行所有操作，并且三個(gè)單元并行排列，最大限度地提高了計(jì)算吞吐量。在SIMD模式下，并行的ALU和乘法器操作會(huì)在兩個(gè)處理單元中同時(shí)發(fā)生，并且支持IEEE 32位單精度浮點(diǎn)、40位擴(kuò)展精度浮點(diǎn)和32位定點(diǎn)數(shù)據(jù)格式。

數(shù)據(jù)寄存器文件

每個(gè)處理單元都包含一個(gè)通用數(shù)據(jù)寄存器文件，用于在計(jì)算單元和數(shù)據(jù)總線之間傳輸數(shù)據(jù)，并存儲(chǔ)中間結(jié)果。這些10端口、32寄存器（16個(gè)主寄存器，16個(gè)輔助寄存器）的寄存器文件，結(jié)合ADSP - 21369處理器的增強(qiáng)哈佛架構(gòu)，允許計(jì)算單元和內(nèi)部?jī)?nèi)存之間無約束的數(shù)據(jù)流。

上下文切換

處理器的許多寄存器都有輔助寄存器，可在中斷服務(wù)期間激活以實(shí)現(xiàn)快速上下文切換。數(shù)據(jù)寄存器、DAG寄存器和乘法器結(jié)果寄存器都有輔助寄存器，主寄存器在復(fù)位時(shí)激活，輔助寄存器由模式控制寄存器中的控制位激活。

通用寄存器

USTAT（4）寄存器允許對(duì)核心的所有系統(tǒng)寄存器（控制/狀態(tài)）進(jìn)行簡(jiǎn)單的位操作（設(shè)置、清除、切換、測(cè)試、異或）。數(shù)據(jù)總線交換寄存器（PX）允許在64位PM數(shù)據(jù)總線和64位DM數(shù)據(jù)總線之間，或在40位寄存器文件和PM數(shù)據(jù)總線之間傳遞數(shù)據(jù)。

定時(shí)器

核心定時(shí)器可以生成周期性軟件中斷，并可配置為使用FLAG3作為定時(shí)器過期信號(hào)。

單周期取指令和四個(gè)操作數(shù)

處理器采用增強(qiáng)哈佛架構(gòu)，數(shù)據(jù)內(nèi)存（DM）總線傳輸數(shù)據(jù)，程序內(nèi)存（PM）總線傳輸指令和數(shù)據(jù)。通過獨(dú)立的程序和數(shù)據(jù)內(nèi)存總線以及片上指令緩存，處理器可以在單個(gè)周期內(nèi)同時(shí)獲取四個(gè)操作數(shù)（每個(gè)數(shù)據(jù)總線兩個(gè)）和一條指令（從緩存中）。

指令緩存

片上指令緩存支持三總線操作，用于獲取一條指令和四個(gè)數(shù)據(jù)值。緩存僅對(duì)與PM總線數(shù)據(jù)訪問沖突的指令進(jìn)行緩存，允許核心循環(huán)操作（如數(shù)字濾波器乘法累加和FFT蝶形處理）全速執(zhí)行。

數(shù)據(jù)地址生成器

處理器有兩個(gè)數(shù)據(jù)地址生成器（DAGs），用于間接尋址和在硬件中實(shí)現(xiàn)循環(huán)數(shù)據(jù)緩沖區(qū)。循環(huán)緩沖區(qū)允許高效編程數(shù)字信號(hào)處理中所需的延遲線和其他數(shù)據(jù)結(jié)構(gòu)，常用于數(shù)字濾波器和傅里葉變換。兩個(gè)DAGs包含足夠的寄存器，可創(chuàng)建多達(dá)32個(gè)循環(huán)緩沖區(qū)（16個(gè)主寄存器集，16個(gè)輔助寄存器集），并自動(dòng)處理地址指針回繞，減少開銷，提高性能，簡(jiǎn)化實(shí)現(xiàn)。

靈活的指令集

48位指令字可容納各種并行操作，實(shí)現(xiàn)簡(jiǎn)潔編程。例如，ADSP - 21369處理器可以在兩個(gè)處理單元中有條件地執(zhí)行乘法、加法和減法，同時(shí)分支并從內(nèi)存中獲取多達(dá)四個(gè)32位值，所有這些都在一條指令中完成。

三、片上內(nèi)存

處理器包含2M位的內(nèi)部RAM和6M位的內(nèi)部掩膜可編程ROM，每個(gè)塊都可以配置為不同的代碼和數(shù)據(jù)存儲(chǔ)組合。每個(gè)內(nèi)存塊支持核心處理器和I/O處理器的單周期獨(dú)立訪問，內(nèi)存架構(gòu)結(jié)合獨(dú)立的片上總線，允許在單個(gè)周期內(nèi)從核心進(jìn)行兩次數(shù)據(jù)傳輸，從I/O處理器進(jìn)行一次數(shù)據(jù)傳輸。

內(nèi)存帶寬

內(nèi)部?jī)?nèi)存架構(gòu)允許程序同時(shí)對(duì)四個(gè)塊中的任何一個(gè)進(jìn)行四次訪問（假設(shè)沒有塊沖突）?？値捦ㄟ^DMD和PMD總線（2 × 64位，核心CLK）和IOD0/1總線（2 × 32位，PCLK）實(shí)現(xiàn)。

ROM安全特性

處理器具有ROM安全特性，通過防止在啟用時(shí)從內(nèi)部代碼進(jìn)行未經(jīng)授權(quán)的讀取來為用戶軟件代碼提供硬件支持。使用此功能時(shí)，處理器不會(huì)加載任何外部代碼，僅從內(nèi)部ROM執(zhí)行。此外，處理器不能通過JTAG端口自由訪問，每個(gè)客戶將分配一個(gè)唯一的64位密鑰，必須通過JTAG或測(cè)試訪問端口掃描輸入，設(shè)備將忽略錯(cuò)誤的密鑰，只有在掃描正確的密鑰后，仿真功能和外部引導(dǎo)模式才可用。

四、外設(shè)架構(gòu)

外部端口

外部端口接口支持通過核心和DMA訪問外部?jī)?nèi)存，外部?jī)?nèi)存地址空間分為四個(gè)銀行。任何銀行都可以編程為異步或同步內(nèi)存。外部端口由異步內(nèi)存接口（AMI）、SDRAM控制器、仲裁邏輯和共享內(nèi)存接口組成。

SDRAM控制器

SDRAM控制器提供與多達(dá)四個(gè)獨(dú)立的行業(yè)標(biāo)準(zhǔn)SDRAM設(shè)備或DIMM的接口，速度可達(dá) (f_{SCLK }) 。每個(gè)銀行有自己的內(nèi)存選擇線（MS0 - MS3），可以配置為包含16M字節(jié)到128M字節(jié)的內(nèi)存。

外部?jī)?nèi)存

外部端口提供與各種行業(yè)標(biāo)準(zhǔn)內(nèi)存設(shè)備的高性能、無膠合接口。32位寬的總線可通過其獨(dú)立的內(nèi)部?jī)?nèi)存控制器連接到同步和/或異步內(nèi)存設(shè)備。

共享外部?jī)?nèi)存

ADSP - 21369處理器支持與其他ADSP - 21369處理器連接到公共共享外部?jī)?nèi)存，以創(chuàng)建共享外部總線處理器系統(tǒng)。支持分布式、片上仲裁、固定和旋轉(zhuǎn)優(yōu)先級(jí)總線仲裁、總線超時(shí)邏輯和總線鎖定。

脈沖寬度調(diào)制（PWM）

PWM模塊是一個(gè)靈活的、可編程的PWM波形發(fā)生器，可編程為生成各種與電機(jī)和發(fā)動(dòng)機(jī)控制或音頻功率控制相關(guān)的應(yīng)用所需的開關(guān)模式。整個(gè)PWM模塊有四組，每組四個(gè)PWM輸出，共生成16個(gè)PWM輸出。PWM發(fā)生器可以生成中心對(duì)齊或邊緣對(duì)齊的PWM波形，并在生成中心對(duì)齊的PWM波形時(shí)可以在單更新模式或雙更新模式下運(yùn)行。

數(shù)字應(yīng)用接口（DAI）

DAI提供了將各種外設(shè)連接到DSP的DAI引腳的能力。通過信號(hào)路由單元（SRU），程序可以在軟件控制下互連DAI提供的外設(shè)。DAI包括八個(gè)串口、一個(gè)S/PDIF收發(fā)器、四個(gè)精密時(shí)鐘發(fā)生器（PCG）、八個(gè)通道的同步采樣率轉(zhuǎn)換器和一個(gè)輸入數(shù)據(jù)端口（IDP）。

串口

處理器具有八個(gè)同步串口（SPORTs），提供與各種數(shù)字和混合信號(hào)外設(shè)設(shè)備的低成本接口。串口由兩條數(shù)據(jù)線、一個(gè)時(shí)鐘和幀同步組成，數(shù)據(jù)線可以編程為發(fā)送或接收，每個(gè)數(shù)據(jù)線都有一個(gè)專用的DMA通道。串口可以在標(biāo)準(zhǔn)DSP串行模式、多通道（TDM）模式、I2S模式、打包I2S模式和左對(duì)齊樣本對(duì)模式下運(yùn)行。

S/PDIF兼容數(shù)字音頻收發(fā)器

S/PDIF收發(fā)器沒有單獨(dú)的DMA通道，它接收串行格式的音頻數(shù)據(jù)并將其轉(zhuǎn)換為雙相編碼信號(hào)。串行數(shù)據(jù)輸入可以格式化為左對(duì)齊、I2S或右對(duì)齊，字寬為16、18、20或24位。

同步/異步采樣率轉(zhuǎn)換器（SRC）

SRC包含四個(gè)SRC塊，與AD1896 192 kHz立體聲異步采樣率轉(zhuǎn)換器使用相同的核心，提供高達(dá)128 dB的SNR。SRC塊可用于在獨(dú)立立體聲通道上執(zhí)行同步或異步采樣率轉(zhuǎn)換，而無需使用內(nèi)部處理器資源。

輸入數(shù)據(jù)端口（IDP）

IDP提供多達(dá)八個(gè)串行輸入通道，每個(gè)通道都有自己的時(shí)鐘、幀同步和數(shù)據(jù)輸入。八個(gè)通道自動(dòng)復(fù)用為一個(gè)32位、深度為8的FIFO。數(shù)據(jù)始終格式化為64位幀，并分為兩個(gè)32位字。

精密時(shí)鐘發(fā)生器（PCG）

PCG由四個(gè)單元組成，每個(gè)單元從時(shí)鐘輸入信號(hào)生成一對(duì)信號(hào)（時(shí)鐘和幀同步）。這些單元功能相同且相互獨(dú)立，生成的兩個(gè)信號(hào)通常用作串行位時(shí)鐘/幀同步對(duì)。

數(shù)字外設(shè)接口（DPI）

DPI提供與兩個(gè)串行外設(shè)接口端口（SPI）、兩個(gè)通用異步接收器 - 發(fā)送器（UARTs）、一個(gè)2線接口（TWI）、12個(gè)標(biāo)志和三個(gè)通用定時(shí)器的連接。

五、I/O處理器特性

DMA控制器

處理器的片上DMA控制器允許在無需處理器干預(yù)的情況下進(jìn)行數(shù)據(jù)傳輸。DMA控制器獨(dú)立于處理器核心運(yùn)行，允許在核心同時(shí)執(zhí)行程序指令時(shí)進(jìn)行DMA操作。ADSP - 2136x處理器有34個(gè)DMA通道，可用于處理器內(nèi)部?jī)?nèi)存與串口、SPI兼容端口、IDP、并行數(shù)據(jù)采集端口（PDAP）或UART之間的數(shù)據(jù)傳輸。

延遲線DMA

處理器提供延遲線DMA功能，允許處理器以有限的核心交互讀寫外部延遲線緩沖區(qū)（在外部?jī)?nèi)存、SRAM或SDRAM中）。

六、系統(tǒng)設(shè)計(jì)

程序引導(dǎo)

處理器的內(nèi)部?jī)?nèi)存可以在系統(tǒng)上電時(shí)從8位EPROM通過外部端口、SPI主設(shè)備或從設(shè)備或內(nèi)部引導(dǎo)啟動(dòng)。引導(dǎo)模式由引導(dǎo)配置（BOOT_CFG1 - 0）引腳確定。

電源供應(yīng)

處理器有獨(dú)立的內(nèi)部（ (V{DDOST }) ）、外部（ (V{DDEXT }) ）和模擬（ (A{VDD} / A{Vss}) ）電源供應(yīng)連接。內(nèi)部和模擬電源必須滿足400 MHz設(shè)備的1.3 V要求，333 MHz和266 MHz設(shè)備的1.2 V要求，外部電源必須滿足3.3 V要求。

七、開發(fā)工具

Analog Devices為其處理器提供了完整的軟件和硬件開發(fā)工具，包括集成開發(fā)環(huán)境（如CrossCore? Embedded Studio和VisualDSP++?）、評(píng)估產(chǎn)品、仿真器和各種軟件插件。

集成開發(fā)環(huán)境（IDEs）

CrossCore Embedded Studio基于EclipseTM框架，支持大多數(shù)Analog Devices處理器系列，是未來處理器（包括多核設(shè)備）的首選IDE。VisualDSP++支持在CrossCore Embedded Studio發(fā)布之前推出的處理器系列。

EZ - KIT Lite評(píng)估板

Analog Devices提供各種EZ - KIT Lite評(píng)估板，包括處理器和關(guān)鍵外設(shè)，支持片上仿真功能和其他評(píng)估和開發(fā)功能。

軟件插件

Analog Devices提供與CrossCore Embedded Studio無縫集成的軟件插件，包括評(píng)估硬件的板支持包、各種中間件包和算法模塊。

八、引腳功能描述

文檔詳細(xì)描述了ADSP - 21369處理器的引腳功能，包括外部地址、數(shù)據(jù)、內(nèi)存選擇、寫使能、標(biāo)志、中斷、JTAG等引腳的功能和狀態(tài)。

九、規(guī)格參數(shù)

工作條件

文檔提供了不同頻率下的電源電壓、輸入輸出電壓、結(jié)溫等工作條件參數(shù)。

電氣特性

包括高電平輸出電壓、低電平輸出電壓、高電平輸入電流、低電平輸入電流等電氣特性參數(shù)。

最大功耗

可參考“Estimating Power Dissipation for ADSP - 21368 SHARC Processors”（EE - 299）獲取詳細(xì)的熱和功率信息。

絕對(duì)最大額定值

包括內(nèi)部（核心）電源電壓、模擬（PLL）電源電壓、外部（I/O）電源電壓、輸入電壓、輸出電壓擺幅、負(fù)載電容、存儲(chǔ)溫度范圍和偏置下的結(jié)溫等絕對(duì)最大額定值。

時(shí)序規(guī)格

詳細(xì)描述了核心時(shí)鐘要求、電源上電時(shí)序、時(shí)鐘輸入、復(fù)位、中斷、定時(shí)器、SDRAM接口、內(nèi)存讀寫等的時(shí)序規(guī)格。

輸出驅(qū)動(dòng)電流

文檔提供了輸出驅(qū)動(dòng)的典型I - V特性曲線。

測(cè)試條件

AC信號(hào)規(guī)格（時(shí)序參數(shù)）基于特定的電壓參考電平，輸出延遲和保持基于標(biāo)準(zhǔn)電容負(fù)載。

電容負(fù)載

輸出延遲和保持與負(fù)載電容的關(guān)系通過圖形展示。

熱特性

提供了256球BGA_ED和208引腳LQFP_EP封裝的熱特性參數(shù)，可用于確定設(shè)備的結(jié)溫。

引腳排列

詳細(xì)列出了256球BGA_ED和208引腳LQFP_EP封裝的引腳名稱和默認(rèn)功能。

封裝尺寸

給出了256球BGA_ED和208引腳LQFP_EP封裝的尺寸信息。

表面貼裝設(shè)計(jì)

提供了BGA_ED數(shù)據(jù)，用于表面貼裝設(shè)計(jì)參考。

訂購指南

列出了不同型號(hào)的ADSP - 21369處理器的溫度范圍、指令速率、片上SRAM、ROM、封裝描述和封裝選項(xiàng)等信息。

ADSP - 21369 SHARC處理器憑借其強(qiáng)大的性能、豐富的外設(shè)和完善的開發(fā)工具，為電子工程師在音頻處理等領(lǐng)域的設(shè)計(jì)提供了一個(gè)優(yōu)秀的選擇。在實(shí)際應(yīng)用中，我們需要根據(jù)具體需求合理配置和使用該處理器，以充分發(fā)揮其優(yōu)勢(shì)。大家在使用過程中有沒有遇到什么特別的問題或者有什么獨(dú)特的應(yīng)用經(jīng)驗(yàn)?zāi)?？歡迎在評(píng)論區(qū)分享交流。