2026年3月24日，由達(dá)摩院主辦的 RISC-V 行業(yè)年度盛會“玄鐵RISC-V生態(tài)大會”現(xiàn)場人頭攢動。在主論壇展區(qū)一角，ALINX 最新推出的AXPGL50 開發(fā)板吸引了眾多參會者的駐足圍觀。這塊搭載玄鐵 E901 處理器的 FPGA 開發(fā)平臺，以精致的核心板+擴(kuò)展板設(shè)計，展示了 RISC-V 架構(gòu)在嵌入式領(lǐng)域的靈活性與潛力。

RISC-V是什么？為何它能打破X86與Arm的壟斷？

如果你是一位關(guān)注芯片行業(yè)的開發(fā)者，近期一定被“RISC-V”和“玄鐵C950”這兩個詞刷屏了。

縱觀全球芯片指令集架構(gòu)，PC 時代的王者是x86，移動時代的霸主是 ARM。它們雖然強(qiáng)大，但都閉源。而RISC-V 開源、精簡、模塊化，且通用，適用于所有芯片包括 FPGA、ASIC。

過去很長一段時間，業(yè)界對 RISC-V 的認(rèn)知局限于低功耗的嵌入式與物聯(lián)網(wǎng)領(lǐng)域。但這種情況正在被徹底顛覆。RISC-V 技術(shù)已蔓延至傳統(tǒng)高性能計算與人工智能領(lǐng)域。大會上，中國工程院院士倪光南表示：“RISC-V 在全球芯片市場的分額已突破 25%，x86 和 Arm 的雙寡頭格局正在松解?！?/p>

正如同 Linux 在操作系統(tǒng)領(lǐng)域的意義——它讓芯片設(shè)計的門檻大幅降低，創(chuàng)新速度顯著提升。

ALINX AXPGL50:玄鐵 E901+紫光同創(chuàng) Logos FPGA

(紫光同創(chuàng)PGL50H+玄鐵E902 開發(fā)板 AXPGL50)

ALINX 此次展出的 AXPGL50 開發(fā)板，正是基于紫光同創(chuàng) Logos PGL50H FPGA 芯片打造，并搭載了玄鐵 E901 處理器。

玄鐵 E901追求極致精簡，采用的是 RV32E 架構(gòu)，擁有 2 級流水線設(shè)計。在 40nm 制程工藝下，最小配置面積僅 10.7 千門，相較于前代同級核心實現(xiàn) 39% 的面積優(yōu)化。在能效方面，E901通過深度低功耗優(yōu)化，單位能效比提升48%，動態(tài)功耗減少48%，性能指標(biāo)達(dá)到1.22 DMIPS/MHz和2.88 Coremark/MHz。在極低的功耗預(yù)算下，它依然能夠提供可靠的控制與計算能力，特別適合對功耗、面積和成本敏感的嵌入式應(yīng)用。

紫光同創(chuàng) Logos PGL50H FPGA 芯片，采用 40nm CMOS 工藝和全新 LUT5 結(jié)構(gòu)，集成 RAM、DSP、Serdes、DDR3 等豐富的片上資源和 IO 接口，具備低功耗、低成本特性，為客戶提供高性價比的解決方案，是工業(yè)控制、圖像視頻領(lǐng)域應(yīng)用的理想選擇。

AXPGL50采用核心板（P50）+擴(kuò)展板套件設(shè)計，配置了1GB DDR3、16MB QSPI FLASH，搭配 HDMI 輸出接口、千兆以太網(wǎng)、USB、攝像頭接口、JTAG 調(diào)試接口和 40PIN 擴(kuò)展口。適用于工業(yè)控制、安防監(jiān)控、機(jī)器視覺、通信基帶處理等應(yīng)用場景。

用戶可直接使用預(yù)置的 E901 處理器系統(tǒng)，專注于外設(shè)驅(qū)動、上層應(yīng)用開發(fā)；高級開發(fā)者可利用 FPGA 可編程特性，進(jìn)行處理器原型驗證、專用指令集設(shè)計、算法硬件加速等前沿探索。

開放·連接，共創(chuàng)未來

RISC-V 國際基金會首席架構(gòu)師 Krste Asanovic 曾言：“RISC-V 的成功源于其開放性?！?這種開放連接了全球的開發(fā)者，加速創(chuàng)造更美好的科技未來。

正因秉持開放連接的理念，RISC-V 生態(tài)正在以前所未有的速度擴(kuò)張。ALINX AXPGL50 開發(fā)板在玄鐵 RISC-V 生態(tài)大會上的亮相，正是這一浪潮中的一朵浪花——它讓每一個開發(fā)者都能親身觸摸到 RISC-V 的脈搏，用最靈活的方式，定義屬于自己的未來。

如果您對 ALINX 開發(fā)板感興趣，歡迎訪問 ALINX 官網(wǎng) alinx.com 或聯(lián)系我們021-67676997，獲取更多技術(shù)資料與應(yīng)用案例。