英特爾Arria 10器件：高性能與低功耗的完美結(jié)合

在當(dāng)今電子技術(shù)飛速發(fā)展的時(shí)代，現(xiàn)場(chǎng)可編程門陣列（FPGA）和片上系統(tǒng)（SoC）在眾多領(lǐng)域發(fā)揮著至關(guān)重要的作用。英特爾的Arria 10器件家族便是其中的佼佼者，它為高性能、對(duì)功耗敏感的中高端應(yīng)用提供了理想的解決方案。今天，我們就來(lái)深入了解一下英特爾Arria 10器件的特點(diǎn)和優(yōu)勢(shì)。

文件下載：10AS057H1F34E1SG.pdf

一、概述

英特爾Arria 10器件家族由高性能、低功耗的20nm中高端FPGA和SoC組成。與上一代中高端FPGA相比，它不僅性能更高，還通過一系列節(jié)能技術(shù)實(shí)現(xiàn)了出色的能效。其應(yīng)用領(lǐng)域十分廣泛，涵蓋無(wú)線通信、有線通信、廣播、計(jì)算與存儲(chǔ)、醫(yī)療、軍事等多個(gè)市場(chǎng)。

二、關(guān)鍵優(yōu)勢(shì)

（一）增強(qiáng)的核心架構(gòu)

基于臺(tái)積電20nm工藝技術(shù)構(gòu)建，性能比上一代中高端FPGA提高了60%，比最快的上一代FPGA提高了15%。這使得Arria 10在處理復(fù)雜任務(wù)時(shí)更加高效。

（二）高帶寬集成收發(fā)器

短距離傳輸速率高達(dá)25.8Gbps，背板能力可達(dá)12.5Gbps，還集成了10GBASE - KR和40GBASE - KR4前向糾錯(cuò)（FEC）功能，確保了高速、穩(wěn)定的數(shù)據(jù)傳輸。

（三）改進(jìn)的邏輯集成和硬核IP模塊

• 8輸入自適應(yīng)邏輯模塊（ALM）：優(yōu)化了邏輯功能的實(shí)現(xiàn)，提高了設(shè)計(jì)的靈活性和效率。
• 高達(dá)65.6兆比特（Mb）的嵌入式內(nèi)存：滿足了大量數(shù)據(jù)存儲(chǔ)的需求。
• 可變精度數(shù)字信號(hào)處理（DSP）塊：支持多種精度的信號(hào)處理，適應(yīng)不同的應(yīng)用場(chǎng)景。
• 分?jǐn)?shù)合成鎖相環(huán)（PLL）：提供精確的時(shí)鐘合成和延遲補(bǔ)償。
• 硬核PCI Express Gen3 IP塊：支持高速數(shù)據(jù)傳輸和設(shè)備間的通信。
• 硬核內(nèi)存控制器和PHY：最高支持2400兆比特每秒（Mbps）的數(shù)據(jù)速率，確保了內(nèi)存訪問的高效性。

（四）第二代硬核處理器系統(tǒng)（HPS）

集成了雙核ARM Cortex - A9 MPCore處理器，將處理器、硬核IP和FPGA緊密集成在一個(gè)芯片上，支持超過128Gbps的峰值帶寬，并實(shí)現(xiàn)了處理器和FPGA之間的數(shù)據(jù)一致性。

（五）先進(jìn)的節(jié)能技術(shù)

采用了一系列先進(jìn)的節(jié)能特性，如功率優(yōu)化的MultiTrack路由和核心架構(gòu)，與上一代中高端FPGA相比，功耗降低了40%，與上一代高端FPGA相比，功耗降低了60%。

三、器件變體和封裝

（一）變體

• Arria 10 GX：適用于短距離應(yīng)用，具有17.4Gbps的收發(fā)器和12.5Gbps的背板驅(qū)動(dòng)能力。
• Arria 10 GT：除了具備GX的特性外，還支持25.8Gbps的收發(fā)器，可用于CAUI - 4和CEI - 25G應(yīng)用。
• Arria 10 SX：集成了基于ARM的HPS和FPGA，同樣具有17.4Gbps的收發(fā)器和12.5Gbps的背板驅(qū)動(dòng)能力。

（二）封裝

提供1.0mm球間距的FineLine BGA（FBGA）封裝和0.8mm球間距的Ultra FineLine BGA（UBGA）封裝，多種器件具有相同的封裝尺寸，便于不同F(xiàn)PGA密度之間的無(wú)縫遷移，還支持遷移到下一代高端Stratix 10器件，并且有RoHS、含鉛和無(wú)鉛等多種選項(xiàng)。

四、內(nèi)部架構(gòu)和特性

（一）自適應(yīng)邏輯模塊（ALM）

采用20nm的ALM作為邏輯結(jié)構(gòu)的基本構(gòu)建塊，與上一代FPGA的ALM架構(gòu)相同，便于邏輯功能的高效實(shí)現(xiàn)和IP的轉(zhuǎn)換。它使用8輸入可分拆查找表（LUT）和四個(gè)專用寄存器，有助于在寄存器密集型設(shè)計(jì)中實(shí)現(xiàn)更好的時(shí)序收斂和更高的設(shè)計(jì)封裝能力。

（二）可變精度DSP塊

支持定點(diǎn)和浮點(diǎn)運(yùn)算。在定點(diǎn)運(yùn)算方面，具有高性能、低功耗的乘法運(yùn)算，支持18位和27位字長(zhǎng)，內(nèi)置加法、減法和64位雙累加寄存器等；在浮點(diǎn)運(yùn)算方面，支持乘法、加法、減法、乘加、乘減和復(fù)數(shù)乘法等多種運(yùn)算。

（三）嵌入式內(nèi)存塊

包含20Kb的M20K塊和640位的內(nèi)存邏輯陣列塊（MLABs）。M20K塊適用于較大的內(nèi)存陣列，提供多個(gè)獨(dú)立端口；MLABs適用于寬而淺的內(nèi)存陣列，如移位寄存器、FIFO緩沖區(qū)和濾波器延遲線等。

（四）時(shí)鐘網(wǎng)絡(luò)和PLL時(shí)鐘源

基于英特爾的全局、區(qū)域和外圍時(shí)鐘結(jié)構(gòu)，支持高達(dá)800MHz的核心時(shí)鐘頻率，外部?jī)?nèi)存接口時(shí)鐘頻率可達(dá)2400Mbps。通過分?jǐn)?shù)合成PLL和整數(shù)I/O PLL，可實(shí)現(xiàn)精確的時(shí)鐘合成和延遲補(bǔ)償，還能減少振蕩器和時(shí)鐘引腳的使用。

（五）FPGA通用I/O

提供高度可配置的通用I/O（GPIO），包括3V I/O和LVDS I/O，支持多種單端和差分I/O接口，LVDS速度可達(dá)1.6Gbps，每個(gè)LVDS對(duì)可獨(dú)立配置為輸入或輸出，還具有可編程的總線保持、弱上拉、差分輸出電壓和預(yù)加重等功能。

（六）外部?jī)?nèi)存接口

提供大量的外部?jī)?nèi)存帶寬，支持DDR4、DDR3和DDR3L等多種內(nèi)存標(biāo)準(zhǔn)，最高可配置144位的寬度。每個(gè)I/O包含硬化的DDR讀寫路徑（PHY），具備讀寫電平調(diào)整、FIFO緩沖、時(shí)序校準(zhǔn)和片上終端等功能，還支持串行內(nèi)存技術(shù)，如混合內(nèi)存立方體（HMC）。

（七）PCIe Gen1、Gen2和Gen3硬核IP

包含完整的PCIe堆棧，支持PCIe Gen3、Gen2和Gen1的端點(diǎn)和根端口，可獨(dú)立于核心邏輯運(yùn)行，支持通過協(xié)議進(jìn)行FPGA配置，提供端到端的數(shù)據(jù)路徑保護(hù)和新興功能支持。

（八）增強(qiáng)的PCS硬核IP

支持Interlaken和10Gbps以太網(wǎng)，提供高達(dá)25.8Gbps的速率，集成了電子色散補(bǔ)償（EDC），可直接連接標(biāo)準(zhǔn)的10Gbps XFP和SFP + 可插拔光模塊，支持背板以太網(wǎng)應(yīng)用和10GBASE - KR前向糾錯(cuò)（FEC）。

（九）低功耗串行收發(fā)器

提供行業(yè)最低的每通道功耗，支持多種數(shù)據(jù)速率，適用于芯片間、芯片到模塊、長(zhǎng)距離和背板等不同應(yīng)用場(chǎng)景。采用20nm工藝技術(shù)和架構(gòu)改進(jìn)，減少了芯片面積和功耗，提高了收發(fā)器I/O密度。

五、SoC與硬核處理器系統(tǒng)（HPS）

（一）優(yōu)勢(shì)

將FPGA和HPS集成在一個(gè)芯片上，減少了電路板空間、系統(tǒng)功耗和物料成本，支持幾乎任何接口標(biāo)準(zhǔn)，可通過現(xiàn)場(chǎng)硬件和軟件更新延長(zhǎng)產(chǎn)品壽命和增加收入。

（二）HPS特性

• 處理器：1.2GHz的雙核ARM Cortex - A9 MPCore處理器，可通過超頻達(dá)到1.5GHz，具備ARMv7 - A架構(gòu)和多種指令集支持。
• 內(nèi)存：支持DDR3、DDR4和可選的錯(cuò)誤校正碼（ECC），具有512KB的共享L2緩存和256KB的暫存RAM。
• 外設(shè)：包括多個(gè)以太網(wǎng)媒體訪問控制（MAC）、USB On - the - Go（OTG）控制器、I2C控制器、UART、SPI等，還具備62個(gè)可編程通用I/O。
• 安全特性：提供防篡改、安全啟動(dòng)、加密（AES）和認(rèn)證（SHA）等功能。

（三）HPS與FPGA的連接

通過高性能的ARM AMBA AXI總線橋?qū)崿F(xiàn)緊密耦合，支持同時(shí)讀寫事務(wù)，處理器可通過專用的32位配置端口對(duì)FPGA進(jìn)行配置。

六、動(dòng)態(tài)和部分重配置

支持動(dòng)態(tài)和部分重配置，可在設(shè)備運(yùn)行時(shí)對(duì)PMA和PCS塊進(jìn)行重新配置，改變通道的數(shù)據(jù)速率、協(xié)議和模擬設(shè)置，而不影響其他通道的數(shù)據(jù)傳輸。部分重配置可在設(shè)備運(yùn)行時(shí)對(duì)部分功能進(jìn)行重新配置，提高了設(shè)備的有效邏輯密度，降低了成本和功耗。

七、配置和安全

支持多種配置方案，如JTAG、主動(dòng)串行（AS）、被動(dòng)串行（PS）、快速被動(dòng)并行（FPP）和通過協(xié)議配置（CvP）等，可通過PCIe進(jìn)行配置，滿足不同的應(yīng)用需求。同時(shí)，提供了強(qiáng)大的設(shè)計(jì)安全功能，如加密和壓縮，保護(hù)用戶的知識(shí)產(chǎn)權(quán)。

八、SEU錯(cuò)誤檢測(cè)和糾正

具備強(qiáng)大的單事件翻轉(zhuǎn)（SEU）錯(cuò)誤檢測(cè)和糾正電路，保護(hù)配置RAM（CRAM）編程位和用戶內(nèi)存。CRAM通過連續(xù)運(yùn)行的CRC錯(cuò)誤檢測(cè)電路和集成的ECC自動(dòng)糾正一到兩個(gè)錯(cuò)誤，并檢測(cè)更高階的多位錯(cuò)誤，M20K內(nèi)存塊也包含集成的ECC電路。

九、電源管理

利用先進(jìn)的20nm工藝技術(shù)、低0.9V核心電源、增強(qiáng)的核心架構(gòu)和多種可選的功率降低技術(shù)，與Arria V設(shè)備相比，總功耗降低了40%，與Stratix V設(shè)備相比，總功耗降低了60%?？蛇x的功率降低技術(shù)包括SmartVID、可編程功率技術(shù)和低靜態(tài)功率選項(xiàng)。

十、增量編譯

英特爾Quartus Prime軟件的增量編譯功能可減少編譯時(shí)間，有助于保持性能，便于時(shí)序收斂，支持自上而下、自下而上和團(tuán)隊(duì)協(xié)作的設(shè)計(jì)流程，提高了設(shè)計(jì)效率。

英特爾Arria 10器件以其卓越的性能、低功耗、豐富的功能和靈活的配置選項(xiàng)，為電子工程師提供了一個(gè)強(qiáng)大的設(shè)計(jì)平臺(tái)。無(wú)論是在通信、計(jì)算、存儲(chǔ)還是其他領(lǐng)域，Arria 10都能滿足不同的應(yīng)用需求，幫助工程師實(shí)現(xiàn)創(chuàng)新的設(shè)計(jì)。你在使用FPGA或SoC進(jìn)行設(shè)計(jì)時(shí)，是否也遇到過類似的挑戰(zhàn)呢？你認(rèn)為Arria 10器件能夠解決這些問題嗎？歡迎在評(píng)論區(qū)分享你的看法。