MAX1126：高性能四通道12位ADC的設(shè)計(jì)與應(yīng)用

在電子設(shè)計(jì)領(lǐng)域，模擬到數(shù)字的轉(zhuǎn)換是一個(gè)關(guān)鍵環(huán)節(jié)，對(duì)于醫(yī)療成像、通信和儀器儀表等應(yīng)用來說，高精度、低功耗的ADC尤為重要。今天我們就來深入探討一下Maxim公司的MAX1126，一款四通道、12位、40Msps、1.8V的ADC，它具備串行LVDS輸出，為眾多應(yīng)用場(chǎng)景提供了出色的解決方案。

文件下載：MAX1126.pdf

一、產(chǎn)品概述

MAX1126采用全差分輸入、流水線架構(gòu)和數(shù)字誤差校正技術(shù)，專為低功耗、高動(dòng)態(tài)性能而設(shè)計(jì)。它工作在1.7V至1.9V的單電源下，在5.3MHz的輸入頻率下，能提供69.9dB的信噪比（SNR），僅消耗563mW的功率。此外，它還具備813μA的掉電模式，適用于空閑時(shí)段，有效降低功耗。

內(nèi)部的1.24V精密帶隙基準(zhǔn)設(shè)置了ADC的滿量程范圍，同時(shí)靈活的基準(zhǔn)結(jié)構(gòu)允許使用外部基準(zhǔn)，以滿足對(duì)精度要求更高或輸入電壓范圍不同的應(yīng)用。單端時(shí)鐘控制轉(zhuǎn)換過程，內(nèi)部占空比均衡器可適應(yīng)輸入時(shí)鐘占空比的廣泛變化，片上鎖相環(huán)（PLL）則生成高速串行低壓差分信號(hào)（LVDS）時(shí)鐘。

二、關(guān)鍵特性

1. 多通道與輸出接口

• 四通道設(shè)計(jì)：提供四個(gè)ADC通道，帶有串行LVDS/SLVS輸出，可同時(shí)處理多個(gè)信號(hào)，適用于多通道通信系統(tǒng)和儀器儀表等應(yīng)用。
• 輸出格式靈活：輸出數(shù)據(jù)可采用二進(jìn)制補(bǔ)碼或二進(jìn)制格式，通過T/B數(shù)字輸入進(jìn)行配置。

2. 卓越的動(dòng)態(tài)性能

• 高信噪比：在 (f_{IN}=5.3 MHz) 時(shí)，SNR可達(dá)69.9dB，能有效減少噪聲干擾，提高信號(hào)質(zhì)量。
• 低失真：93.7dBc的無雜散動(dòng)態(tài)范圍（SFDR）和 -91.5dBc的總諧波失真（THD），保證了信號(hào)的純凈度。
• 通道隔離度高：-90dB的通道隔離度，減少通道間的串?dāng)_，確保各通道信號(hào)的獨(dú)立性。

3. 超低功耗

• 正常工作模式：每個(gè)通道僅消耗135mW的功率，實(shí)現(xiàn)了高性能與低功耗的平衡。
• 掉電模式：總功耗僅1.5mW，在空閑時(shí)段可大幅降低能耗。

4. 時(shí)鐘與輸入特性

• 寬時(shí)鐘占空比：可接受20%至80%的時(shí)鐘占空比，對(duì)時(shí)鐘信號(hào)的要求較為寬松。
• 自對(duì)準(zhǔn)數(shù)據(jù)時(shí)鐘接口：確保數(shù)據(jù)輸出與時(shí)鐘信號(hào)的準(zhǔn)確同步。
• 全差分模擬輸入：±1.4VP-P的寬差分輸入電壓范圍，能適應(yīng)不同幅度的輸入信號(hào)。

5. 其他特性

• 測(cè)試模式：具備數(shù)字信號(hào)完整性測(cè)試模式，方便進(jìn)行系統(tǒng)調(diào)試和故障排查。
• LVDS輸出支持：LVDS輸出可支持長(zhǎng)達(dá)30英寸的FR - 4背板連接，適合長(zhǎng)距離信號(hào)傳輸。
• 小型封裝：采用68引腳QFN封裝，尺寸為10mm x 10mm x 0.9mm，節(jié)省電路板空間。

三、電氣特性

1. 直流精度

• 分辨率：12位分辨率，能提供較高的量化精度。
• 積分非線性（INL）：±0.4 LSB，保證了轉(zhuǎn)換結(jié)果的準(zhǔn)確性。
• 差分非線性（DNL）：±0.25 LSB，確保無漏碼現(xiàn)象，實(shí)現(xiàn)單調(diào)轉(zhuǎn)換。
• 偏移誤差和增益誤差：在固定外部基準(zhǔn)下，偏移誤差為±1 % FS，增益誤差為 -1.5 +0.9 +2.5 % FS。

2. 模擬輸入

• 輸入差分范圍：1.4 VP - P的差分輸入范圍，可處理較大幅度的輸入信號(hào)。
• 共模電壓范圍：典型值為0.76V，可在0.55V至0.85V之間進(jìn)行過驅(qū)動(dòng)。
• 輸入阻抗和電容：差分輸入阻抗為2 kΩ，電容為12.5 pF。

3. 轉(zhuǎn)換速率

• 最大轉(zhuǎn)換速率：40 MHz，可實(shí)現(xiàn)高速信號(hào)轉(zhuǎn)換。
• 最小轉(zhuǎn)換速率：4 MHz，滿足不同應(yīng)用場(chǎng)景的需求。
• 數(shù)據(jù)延遲：6.5個(gè)時(shí)鐘周期，確保數(shù)據(jù)的及時(shí)輸出。

4. 動(dòng)態(tài)特性

• SNR和SINAD：在不同輸入頻率下，SNR和SINAD表現(xiàn)出色，如在 (f_{IN}=5.3MHz) 時(shí)，SNR為69.9dB，SINAD為69.8dB。
• ENOB：有效位數(shù)可達(dá)11.4位，反映了ADC的動(dòng)態(tài)性能。
• SFDR和THD：在不同輸入頻率下，SFDR和THD指標(biāo)良好，保證了信號(hào)的質(zhì)量。

5. 其他特性

• 孔徑抖動(dòng)和延遲：孔徑抖動(dòng)小于0.4 ps RMS，孔徑延遲為1 ns，確保采樣的準(zhǔn)確性。
• 帶寬：小信號(hào)帶寬和全功率帶寬均為100 MHz，能處理較寬頻率范圍的信號(hào)。
• 輸出噪聲：輸出噪聲為0.45 LSB RMS，減少了噪聲對(duì)輸出信號(hào)的影響。

四、參考配置

1. 內(nèi)部參考模式

將REFADJ連接到GND，可直接使用內(nèi)部帶隙基準(zhǔn)。內(nèi)部帶隙基準(zhǔn)在內(nèi)部參考模式下產(chǎn)生1.24V的REFIO電壓，溫度系數(shù)為100ppm/°C。為保證穩(wěn)定性，需從REFIO到GND連接一個(gè)0.1μF的外部旁路電容。REFIO可為外部電路提供高達(dá)200μA的電流，并吸收高達(dá)200μA的電流，負(fù)載調(diào)節(jié)率為83mV/mA。全局掉電輸入（PDALL）可啟用和禁用參考電路，當(dāng)MAX1126處于掉電模式時(shí)，REFIO對(duì)GND的電阻大于1 MΩ。內(nèi)部參考電路在MAX1126上電或PDALL從高電平變?yōu)榈碗娖綍r(shí)，需要132μs的時(shí)間來上電并穩(wěn)定。

2. 外部參考模式

將REFADJ連接到AVDD，可禁用內(nèi)部參考，進(jìn)入外部參考模式。在REFIO處施加一個(gè)穩(wěn)定的1.18V至1.30V的電源，并通過一個(gè)0.1μF的電容將REFIO旁路到GND。REFIO的輸入阻抗大于1MΩ。

五、時(shí)鐘輸入與PLL

1. 時(shí)鐘輸入

MAX1126接受CMOS兼容的時(shí)鐘信號(hào)，輸入時(shí)鐘占空比范圍為20%至80%，由外部單端時(shí)鐘信號(hào)驅(qū)動(dòng)。為實(shí)現(xiàn)指定的SNR性能，需要低時(shí)鐘抖動(dòng)，模擬輸入采樣發(fā)生在CLK的上升沿，因此該邊沿的抖動(dòng)應(yīng)盡可能小。

2. PLL輸入

MAX1126的PLL可生成頻率為輸入時(shí)鐘6倍的輸出時(shí)鐘信號(hào)，用于將數(shù)據(jù)從MAX1126中時(shí)鐘輸出。根據(jù)輸入時(shí)鐘范圍設(shè)置PLL1、PLL2和PLL3位，PLL0保留用于工廠測(cè)試，必須始終連接到GND。

六、系統(tǒng)時(shí)序要求

1. 時(shí)鐘輸出

MAX1126提供由CLKOUTP和CLKOUTN組成的差分時(shí)鐘輸出，串行輸出數(shù)據(jù)在時(shí)鐘輸出的兩個(gè)邊沿上從MAX1126中時(shí)鐘輸出，輸出時(shí)鐘的頻率是CLK的6倍。

2. 幀對(duì)齊輸出

由FRAMEP和FRAMEN組成的差分幀對(duì)齊信號(hào)，其上升沿對(duì)應(yīng)12位串行數(shù)據(jù)流的第一位（D0），幀對(duì)齊信號(hào)的頻率與采樣時(shí)鐘的頻率相同。

3. 串行輸出數(shù)據(jù)

轉(zhuǎn)換結(jié)果通過由OUT_P和OUT_N組成的差分輸出提供，結(jié)果在采樣后6.5個(gè)輸入時(shí)鐘周期有效，輸出數(shù)據(jù)以LSB（D0）優(yōu)先的方式在輸出時(shí)鐘的兩個(gè)邊沿上時(shí)鐘輸出。

七、輸出數(shù)據(jù)格式與功能

1. 輸出數(shù)據(jù)格式

輸出數(shù)據(jù)格式可以是偏移二進(jìn)制或二進(jìn)制補(bǔ)碼，取決于邏輯輸入T/B。當(dāng)T/B為低電平時(shí)，輸出數(shù)據(jù)格式為二進(jìn)制補(bǔ)碼；當(dāng)T/B為高電平時(shí)，輸出數(shù)據(jù)格式為偏移二進(jìn)制。

2. LVDS和SLVS信號(hào)

通過驅(qū)動(dòng)SLVS/LVDS引腳，可以選擇LVDS或可擴(kuò)展低壓信號(hào)（SLVS）電平輸出。驅(qū)動(dòng)DT引腳可選擇雙端接或單端接，雙端接可幫助消除長(zhǎng)線傳輸中的反射。

3. LVDS測(cè)試模式

驅(qū)動(dòng)LVDSTEST引腳為高電平，可啟用所有LVDS或SLVS輸出通道的輸出測(cè)試模式，測(cè)試模式數(shù)據(jù)以LSB優(yōu)先的方式輸出。

4. 共模輸出電壓

CMOUT提供直流耦合模擬輸入的共模參考，若輸入為直流耦合，應(yīng)使驅(qū)動(dòng)MAX1126的電路的輸出共模電壓與VCMOUT的輸出電壓匹配在±50mV以內(nèi)。

5. 掉電模式

• 獨(dú)立通道掉電：PD0 - PD3可獨(dú)立控制每個(gè)通道的掉電模式，驅(qū)動(dòng)相應(yīng)引腳為高電平可使通道掉電，為低電平則使通道正常工作。
• 全局掉電：PDALL可控制所有通道和內(nèi)部參考電路的掉電模式，驅(qū)動(dòng)PDALL為高電平可啟用全局掉電模式。

八、應(yīng)用信息

1. 滿量程范圍調(diào)整

MAX1126支持±5%的滿量程調(diào)整范圍。通過在REFADJ和GND之間或REFADJ和REFIO之間添加25kΩ至250kΩ的外部電阻或電位器，可減小或增大滿量程范圍。

2. 變壓器耦合

使用RF變壓器可將單端輸入源信號(hào)轉(zhuǎn)換為全差分信號(hào)，滿足MAX1126的最佳性能要求。可選擇升壓變壓器以降低驅(qū)動(dòng)要求，減少輸入驅(qū)動(dòng)器的信號(hào)擺幅也可改善整體失真。

3. 接地、旁路和電路板布局

MAX1126需要高速電路板布局設(shè)計(jì)技術(shù)，應(yīng)將所有旁路電容盡可能靠近器件放置，使用表面貼裝器件以減小電感。多層電路板具有充足的接地和電源平面，可提供最高級(jí)別的信號(hào)完整性。應(yīng)將MAX1126的接地引腳和暴露的背面焊盤連接到同一接地平面，隔離接地平面與任何嘈雜的數(shù)字系統(tǒng)接地平面。高速數(shù)字信號(hào)走線應(yīng)遠(yuǎn)離敏感的模擬走線，保持所有信號(hào)線短且無90°轉(zhuǎn)彎，確保差分模擬輸入網(wǎng)絡(luò)布局對(duì)稱，所有寄生參數(shù)平衡。

九、總結(jié)

MAX1126作為一款高性能的四通道12位ADC，憑借其卓越的動(dòng)態(tài)性能、超低功耗、靈活的參考配置和豐富的功能特性，在醫(yī)療成像、通信和儀器儀表等領(lǐng)域具有廣泛的應(yīng)用前景。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體應(yīng)用需求，合理配置參考模式、時(shí)鐘輸入和輸出數(shù)據(jù)格式等參數(shù)，并注意電路板布局和接地旁路等問題，以充分發(fā)揮MAX1126的性能優(yōu)勢(shì)。大家在使用MAX1126的過程中，是否遇到過一些特殊的問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。