AD9547：網(wǎng)絡(luò)時(shí)鐘生成與同步的理想之選

在電子設(shè)計(jì)領(lǐng)域，時(shí)鐘的精準(zhǔn)性和穩(wěn)定性對(duì)于系統(tǒng)的正常運(yùn)行至關(guān)重要。AD9547作為一款雙/四輸入網(wǎng)絡(luò)時(shí)鐘生成器/同步器，為眾多系統(tǒng)提供了出色的時(shí)鐘同步解決方案。下面，我們就來深入了解一下這款芯片的特點(diǎn)、工作原理及應(yīng)用。

文件下載：AD9547.pdf

特性亮點(diǎn)

高性能與穩(wěn)定性

• 保持模式下的穩(wěn)定性：AD9547支持在保持模式下達(dá)到Stratum 2的穩(wěn)定性，確保在參考信號(hào)丟失的情況下，仍能持續(xù)提供穩(wěn)定的時(shí)鐘輸出。
• 參考切換功能：具備參考切換功能，包括支持帶相位建立的參考切換和無中斷參考切換，并且提供自動(dòng)和手動(dòng)保持及參考切換選項(xiàng)，增強(qiáng)了系統(tǒng)的靈活性和可靠性。

  輸入輸出靈活性

• 多樣的輸入配置：擁有2對(duì)參考輸入引腳，每對(duì)可配置為單差分輸入或2個(gè)獨(dú)立的單端輸入，支持1 kHz至750 MHz的輸入?yún)⒖碱l率，還具備參考驗(yàn)證和頻率監(jiān)測(cè)功能，精度可達(dá)1 ppm。
• 豐富的輸出選擇：2對(duì)時(shí)鐘輸出引腳，每對(duì)可配置為單差分LVDS/LVPECL輸出或2個(gè)單端CMOS輸出，輸出頻率最高可達(dá)450 MHz。

  其他特性

• 可編程性：具有30位可編程輸入?yún)⒖挤诸l器、20位整數(shù)和10位小數(shù)可編程反饋分頻器，以及可編程數(shù)字環(huán)路濾波器，覆蓋0.001 Hz至100 kHz的環(huán)路帶寬。
• 低噪聲設(shè)計(jì)：可選低噪聲LC - VCO系統(tǒng)時(shí)鐘倍增器，以及可選晶體諧振器用于系統(tǒng)時(shí)鐘輸入，有效降低噪聲干擾。
• 存儲(chǔ)與控制：片上EEPROM可存儲(chǔ)多個(gè)上電配置文件，支持軟件控制的掉電功能，采用64引腳LFCSP封裝，便于集成。

工作原理

整體架構(gòu)

AD9547的核心是數(shù)字鎖相環(huán)（DPLL），它通過可編程數(shù)字環(huán)路濾波器大大降低了從活動(dòng)參考到輸出的抖動(dòng)傳輸。該芯片支持多達(dá)四個(gè)參考輸入和廣泛的參考頻率范圍，能夠生成與所選參考信號(hào)在相位和頻率上直接相關(guān)的時(shí)鐘輸出，其抖動(dòng)特性主要由系統(tǒng)時(shí)鐘決定。

參考時(shí)鐘輸入與監(jiān)測(cè)

• 輸入配置：參考時(shí)鐘輸入通過兩對(duì)引腳接入，每對(duì)可配置為單差分接收器或兩個(gè)獨(dú)立的單端接收器。為適應(yīng)輸入信號(hào)的緩慢上升和下降沿，輸入接收器采用了滯后功能，確保斷開或浮空輸入不會(huì)導(dǎo)致接收器自發(fā)振蕩。
• 參考監(jiān)測(cè)：參考監(jiān)測(cè)依賴于已知且準(zhǔn)確的系統(tǒng)時(shí)鐘周期，在系統(tǒng)時(shí)鐘穩(wěn)定之前，參考監(jiān)測(cè)的功能不可靠。每個(gè)參考輸入都有專用的監(jiān)測(cè)器，通過測(cè)量參考周期并與配置文件寄存器中的參數(shù)進(jìn)行比較，來確定參考的有效性。同時(shí)，還設(shè)有參考驗(yàn)證定時(shí)器和重新檢測(cè)定時(shí)器，可對(duì)參考的有效性進(jìn)行精確控制。

  參考配置文件與切換

• 配置文件：AD9547擁有八個(gè)獨(dú)立的配置文件寄存器，每個(gè)配置文件包含一組特定的設(shè)備參數(shù)，如參考優(yōu)先級(jí)、參考周期、公差值、驗(yàn)證和重新檢測(cè)定時(shí)器值、數(shù)字環(huán)路濾波器系數(shù)等。每個(gè)參考輸入可以分配到任意一個(gè)配置文件，從而實(shí)現(xiàn)根據(jù)不同參考信號(hào)的特性進(jìn)行靈活配置。
• 切換機(jī)制：參考切換功能非常靈活，通過復(fù)雜的優(yōu)先級(jí)算法和基于寄存器的控制，用戶可以選擇自動(dòng)、回退、保持或手動(dòng)模式進(jìn)行參考切換。在自動(dòng)模式下，系統(tǒng)會(huì)根據(jù)優(yōu)先級(jí)自動(dòng)選擇活動(dòng)參考；在回退模式下，當(dāng)用戶指定的參考有效時(shí)，它將作為活動(dòng)參考，否則系統(tǒng)將切換到其他參考；在保持模式下，當(dāng)用戶參考失效時(shí)，系統(tǒng)將進(jìn)入保持模式；在手動(dòng)模式下，用戶指定的參考始終作為活動(dòng)參考。

  數(shù)字鎖相環(huán)（DPLL）

• 核心組成：DPLL由相位/頻率檢測(cè)器、反饋路徑、鎖定檢測(cè)器、相位偏移和相位斜率限制等部分組成，均采用數(shù)字實(shí)現(xiàn)。參考信號(hào)經(jīng)過參考預(yù)分頻器分頻后，輸入到時(shí)間 - 數(shù)字轉(zhuǎn)換器（TDC），TDC/PFD產(chǎn)生的數(shù)字字序列被送到數(shù)字環(huán)路濾波器，濾波器的輸出控制直接數(shù)字合成器（DDS）的頻率，DDS通過集成DAC輸出模擬信號(hào)，模擬VCO的操作。
• 功能特點(diǎn)：DPLL具有可編程的數(shù)字環(huán)路濾波器，避免了傳統(tǒng)模擬PLL中由于模擬組件帶來的公差變化、熱噪聲和控制節(jié)點(diǎn)泄漏電流等問題。同時(shí)，通過數(shù)字方式補(bǔ)償反饋分頻器調(diào)制產(chǎn)生的相位誤差，實(shí)現(xiàn)了無明顯調(diào)制偽像的分?jǐn)?shù) - N PLL。

  系統(tǒng)時(shí)鐘輸入

• 多種輸入方式：系統(tǒng)時(shí)鐘電路為芯片的其他部分提供低抖動(dòng)、穩(wěn)定的高頻時(shí)鐘。用戶可以選擇直接用高頻時(shí)鐘源驅(qū)動(dòng)SYSCLKx輸入，也可以將SYSCLKx輸入配置為與內(nèi)部SYSCLK PLL配合使用，通過晶體諧振器或低頻時(shí)鐘源合成系統(tǒng)時(shí)鐘。
• PLL特性：SYSCLK PLL是一個(gè)整數(shù) - N設(shè)計(jì)，采用集成LC tank和VCO，可將低頻時(shí)鐘輸入轉(zhuǎn)換為所需的系統(tǒng)時(shí)鐘頻率。PLL具有內(nèi)置的鎖定檢測(cè)器，用戶可以控制其靈敏度，同時(shí)還可以選擇自動(dòng)或手動(dòng)模式的電荷泵電流。此外，還提供內(nèi)部和外部環(huán)路濾波器選項(xiàng)，以滿足不同的設(shè)計(jì)需求。

  時(shí)鐘分配

• 輸出配置：時(shí)鐘分配模塊提供兩個(gè)輸出驅(qū)動(dòng)器，每個(gè)驅(qū)動(dòng)器可配置為單差分LVPECL/LVDS輸出或雙單端CMOS輸出，并且每個(gè)驅(qū)動(dòng)器前都有一個(gè)專用的30位可編程分頻器，時(shí)鐘分配模塊的工作頻率最高可達(dá)725 MHz。
• 同步功能：時(shí)鐘分配的同步功能非常強(qiáng)大，可通過多種方式觸發(fā)，包括直接同步源、基于頻率或相位鎖定檢測(cè)的自動(dòng)同步源、多功能引腳同步源和EEPROM同步源。通過合理配置同步源和同步模式，可以實(shí)現(xiàn)輸出信號(hào)與活動(dòng)參考信號(hào)的精確同步。

應(yīng)用領(lǐng)域

網(wǎng)絡(luò)同步

在網(wǎng)絡(luò)通信領(lǐng)域，AD9547可用于SONET/SDH時(shí)鐘系統(tǒng)，最高支持到OC - 192，包括前向糾錯(cuò)（FEC）功能。它能夠有效清理參考時(shí)鐘的抖動(dòng)，實(shí)現(xiàn)Stratum 2保持、抖動(dòng)清理和相位瞬態(tài)控制，確保網(wǎng)絡(luò)時(shí)鐘的穩(wěn)定性和準(zhǔn)確性。

無線通信

在無線基站和控制器中，AD9547可以為系統(tǒng)提供穩(wěn)定的時(shí)鐘信號(hào)，滿足無線通信對(duì)時(shí)鐘精度和穩(wěn)定性的要求。

其他應(yīng)用

還可應(yīng)用于電纜基礎(chǔ)設(shè)施和數(shù)據(jù)通信等領(lǐng)域，為這些系統(tǒng)的正常運(yùn)行提供可靠的時(shí)鐘支持。

寄存器配置與編程

AD9547的寄存器配置非常豐富，涵蓋了系統(tǒng)時(shí)鐘、DPLL、時(shí)鐘分配、參考輸入等各個(gè)方面。用戶可以通過SPI或I2C串行控制端口對(duì)寄存器進(jìn)行讀寫操作，實(shí)現(xiàn)對(duì)芯片功能的精確控制。在編程時(shí)，需要按照一定的順序進(jìn)行，例如先配置系統(tǒng)時(shí)鐘功能，然后初始化系統(tǒng)時(shí)鐘，校準(zhǔn)系統(tǒng)時(shí)鐘（如果使用SYSCLK PLL），再依次配置多功能引腳、IRQ功能、看門狗定時(shí)器、DAC滿量程電流、DPLL、時(shí)鐘分配輸出、參考輸入和參考配置文件等。最后，通過I/O更新操作使所有配置生效，實(shí)現(xiàn)參考獲取和輸出時(shí)鐘的生成。

總結(jié)

AD9547以其豐富的特性、靈活的配置和強(qiáng)大的功能，為網(wǎng)絡(luò)時(shí)鐘生成與同步提供了全面的解決方案。無論是在網(wǎng)絡(luò)通信、無線通信還是其他領(lǐng)域，它都能滿足不同系統(tǒng)對(duì)時(shí)鐘精度和穩(wěn)定性的要求。電子工程師在設(shè)計(jì)相關(guān)系統(tǒng)時(shí)，可以充分利用AD9547的優(yōu)勢(shì)，提高系統(tǒng)的性能和可靠性。你在使用AD9547的過程中遇到過哪些問題呢？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和見解。