AD9751：高速TxDAC+ D/A轉(zhuǎn)換器的卓越性能與應用探索

在電子設計領域，高速D/A轉(zhuǎn)換器扮演著至關重要的角色，它能夠?qū)?a target="_blank">數(shù)字信號轉(zhuǎn)換為模擬信號，廣泛應用于通信、數(shù)字合成等眾多領域。今天，我們將深入探討一款高性能的10位、300 MSPS高速TxDAC+ D/A轉(zhuǎn)換器——AD9751。

文件下載：AD9751.pdf

一、AD9751概述

AD9751是一款雙復用端口、超高速、單通道的10位CMOS DAC，它將高質(zhì)量的10位TxDAC+核心、電壓基準和數(shù)字接口電路集成在一個小巧的48引腳LQFP封裝中。這款轉(zhuǎn)換器具有諸多出色的特性，使其在高速應用中表現(xiàn)卓越。

1. 核心特性

• 高分辨率與高速轉(zhuǎn)換：10位分辨率，輸出更新速率高達300 MSPS，能夠滿足高速數(shù)據(jù)處理的需求。
• 優(yōu)異的動態(tài)性能：具有出色的無雜散動態(tài)范圍（SFDR）和互調(diào)失真（IMD）性能，例如在25 MHz輸出時，SFDR可達64 dB。
• 靈活的時鐘輸入：支持差分或單端時鐘輸入，內(nèi)部集成時鐘倍頻PLL，可提供靈活的時鐘配置。
• 低功耗設計：采用單3.3 V電源供電，功耗僅為155 mW，適合對功耗要求較高的應用。
• 片上基準電壓：集成1.2 V溫度補償帶隙電壓基準，為轉(zhuǎn)換器提供穩(wěn)定的參考電壓。

2. 應用領域

AD9751的高性能使其在多個領域得到廣泛應用，包括通信領域的本地多點分配系統(tǒng)（LMDS）、本地多點通信系統(tǒng)（LMCS）、多路微波分配系統(tǒng)（MMDS），以及基站、數(shù)字合成、正交幅度調(diào)制（QAM）和正交頻分復用（OFDM）等。

二、技術細節(jié)剖析

1. 架構與工作原理

AD9751采用分段電流源架構，結(jié)合專有開關技術，有效減少毛刺能量，提高動態(tài)精度。其模擬和數(shù)字部分具有獨立的電源輸入，可在3.0 V至3.6 V的范圍內(nèi)獨立工作。數(shù)字部分由邊沿觸發(fā)鎖存器和分段解碼邏輯電路組成，能夠以300 MSPS的時鐘速率運行；模擬部分包括PMOS電流源、相關差分開關、1.20 V帶隙電壓基準和基準控制放大器。

2. 基準操作

AD9751內(nèi)部包含1.20 V帶隙基準，可輕松被外部基準驅(qū)動而不影響性能。REFIO引腳可作為輸入或輸出，根據(jù)使用內(nèi)部或外部基準而定。使用內(nèi)部基準時，只需將REFIO引腳通過0.1 μF電容去耦到ACOM即可；使用外部基準時，可將低阻抗外部基準應用于REFIO引腳，以提高精度和漂移性能或進行增益控制。

3. 基準控制放大器

基準控制放大器用于調(diào)節(jié)DAC的滿量程輸出電流 (I{OUTFS})，它被配置為電壓 - 電流轉(zhuǎn)換器，通過外部電阻 (R{SET}) 和基準電壓 (V{REFIO}) 確定參考電流 (I{REF})，進而設置滿量程電流 (I{OUTFS})。該放大器允許 (I{OUTFS}) 在2 mA至20 mA的范圍內(nèi)進行10:1的寬調(diào)節(jié)，為應用帶來了諸多好處，如降低功耗和實現(xiàn)系統(tǒng)增益控制。

4. PLL時鐘倍增器操作

PLL是AD9751運行的關鍵部分，它為邊沿觸發(fā)鎖存器、多路復用器和DAC提供內(nèi)部同步的2倍時鐘。當PLLVDD連接到電源電壓時，AD9751處于PLL激活模式。PLL由相位檢測器、電荷泵、壓控振蕩器（VCO）、輸入數(shù)據(jù)速率范圍控制、時鐘邏輯電路和控制輸入/輸出組成。通過設置DIV0和DIV1的邏輯電平，可以確定范圍控制器的分頻比，從而實現(xiàn)不同的輸入時鐘頻率范圍。

5. DAC時序

在PLL激活模式下，端口1和端口2的輸入鎖存器在CLK的上升沿更新，數(shù)據(jù)在經(jīng)過短傳播延遲后更新DAC輸出。由于內(nèi)部PLL的存在，數(shù)據(jù)寫入DAC鎖存器的時間與CLK的占空比無關。當PLL禁用時，需要外部時鐘以所需的DAC輸出更新速率驅(qū)動CLK輸入，此時DIV0和DIV1用于設置輸入多路復用器的控制模式，實現(xiàn)數(shù)據(jù)的交織或非交織。

6. DAC傳輸函數(shù)

AD9751提供互補電流輸出 (I{OUTA}) 和 (I{OUTB})，其輸出電流是輸入代碼和滿量程電流 (I{OUTFS}) 的函數(shù)。通過合理選擇負載電阻 (R{LOAD})，可以將電流輸出轉(zhuǎn)換為電壓輸出。差分操作可以有效抵消共模誤差源，提供兩倍的信號功率到負載，同時通過選擇溫度跟蹤電阻可以提高增益漂移溫度性能。

7. 模擬輸出

AD9751的模擬輸出可配置為單端或差分操作。差分操作可以增強失真和噪聲性能，減少共模誤差源。輸出阻抗由PMOS開關的等效并聯(lián)組合決定，通常為100 kΩ與5 pF并聯(lián)。為了實現(xiàn)最佳性能，需要注意輸出電壓的正負合規(guī)范圍，避免超出范圍影響線性度和失真性能。

8. 數(shù)字輸入

AD9751的數(shù)字輸入由兩個10位數(shù)據(jù)輸入通道和一對差分時鐘輸入引腳組成。數(shù)據(jù)輸入采用標準的直二進制編碼，支持高達150 MSPS的輸入數(shù)據(jù)速率，DAC輸出更新速率可達300 MSPS。數(shù)字輸入與CMOS兼容，邏輯閾值約為數(shù)字正電源（DVDD）的一半。時鐘輸入可以是單端或差分信號，為了實現(xiàn)最佳抖動性能，采用了獨立的電源供電。

三、性能與應用案例

1. 典型性能特性

通過一系列的典型性能曲線，我們可以直觀地了解AD9751在不同條件下的性能表現(xiàn)。例如，單音SFDR與輸出頻率的關系曲線顯示了在不同采樣率下，SFDR隨輸出頻率的變化情況；SINAD與采樣率的關系曲線則展示了系統(tǒng)的信號與噪聲和失真比隨采樣率的變化趨勢。這些曲線為工程師在設計過程中提供了重要的參考依據(jù)。

2. 應用案例

• QAM/PSK合成：AD9751的高數(shù)據(jù)速率使其能夠合成極寬帶的正交載波。在QAM信號合成中，它可以將高速數(shù)字數(shù)據(jù)轉(zhuǎn)換為模擬信號，實現(xiàn)高效的數(shù)字調(diào)制。通過與單通道有源混頻器（如AD8343）配合使用，可以將信號混合到所需的發(fā)射頻率，實現(xiàn)高性能的QAM發(fā)射機架構。
• 偽零填充/IF模式：AD9751的出色動態(tài)范圍使其適用于多載波合成應用。在偽零填充模式下，通過將兩個輸入通道的數(shù)據(jù)交織到DAC，并且將端口2的數(shù)據(jù)保持在中值，可以改善中頻（IF）頻率下的動態(tài)范圍，提高信號的通帶平坦度。

四、評估與設計考慮

1. 評估板

AD9751-EB評估板為工程師提供了一個方便的平臺，用于評估AD9751在不同工作模式下的性能。通過合理設置評估板上的跳線和元件，可以實現(xiàn)差分或單端輸出的評估，以及PLL的啟用或禁用。評估板還提供了數(shù)字數(shù)據(jù)和時鐘輸入的接口，方便工程師進行測試和驗證。

2. 電源和接地考慮

在設計過程中，電源和接地的處理至關重要。AD9751具有獨立的模擬和數(shù)字電源及接地引腳，以優(yōu)化系統(tǒng)中模擬和數(shù)字接地電流的管理。為了減少電源噪聲對DAC輸出的影響，需要采用適當?shù)碾娫磁月泛徒拥丶夹g，如使用差分LC濾波器和低ESR電容。

3. 輸出配置

AD9751的輸出可以配置為多種形式，包括差分耦合（使用變壓器或運算放大器）和單端輸出。差分耦合可以提供更好的失真性能，適用于需要高動態(tài)性能的應用；單端輸出則適用于需要單極性電壓輸出的應用。在選擇輸出配置時，需要根據(jù)具體的應用需求和系統(tǒng)要求進行綜合考慮。

五、總結(jié)

AD9751作為一款高性能的高速D/A轉(zhuǎn)換器，具有高分辨率、高速轉(zhuǎn)換、優(yōu)異的動態(tài)性能、低功耗等諸多優(yōu)點。其靈活的架構和豐富的功能使其在通信、數(shù)字合成等領域具有廣泛的應用前景。通過深入了解AD9751的技術細節(jié)和性能特點，工程師可以更好地將其應用于實際設計中，實現(xiàn)高性能的電子系統(tǒng)。

在實際應用中，我們需要根據(jù)具體的需求和場景，合理選擇輸出配置、電源和接地方案，以充分發(fā)揮AD9751的性能優(yōu)勢。同時，通過評估板的使用，我們可以快速驗證和優(yōu)化設計，提高開發(fā)效率。希望本文能夠為電子工程師在使用AD9751進行設計時提供有價值的參考。

你在使用AD9751進行設計時遇到過哪些挑戰(zhàn)？你認為它在哪些方面還有進一步改進的空間？歡迎在評論區(qū)分享你的經(jīng)驗和想法。