深入剖析C8051F018/9混合信號MCU：卓越性能與廣泛應用

一、引言

在當今的電子設計領域，微控制器（MCU）扮演著至關重要的角色。Silicon Labs的C8051F018/9混合信號MCU以其豐富的功能和卓越的性能，成為眾多工程師的首選。本文將深入探討C8051F018/9的各個方面，包括系統(tǒng)概述、CPU特性、外設功能等，幫助電子工程師更好地了解和應用這款MCU。

文件下載：C8051F019-GQR.pdf

二、系統(tǒng)概述

C8051F018/9是完全集成的混合信號片上系統(tǒng)MCU，具有真正的10位多通道ADC。每個MCU都配備了兩個電壓比較器、一個電壓參考和一個與8051兼容的微控制器核心，擁有16KB的FLASH內存和1.25KB的RAM。此外，它還集成了I2C/SMBus、UART和SPI串口接口，以及一個可編程計數器/定時器陣列（PCA），具備5個捕獲/比較模塊。

2.1 產品特性

• 高性能CIP - 51 CPU：采用流水線架構，大大提高了指令吞吐量。與標準8051相比，CIP - 51核心能在一個或兩個系統(tǒng)時鐘周期內執(zhí)行70%的指令，在25MHz時鐘下具有25MIPS的峰值吞吐量。
• 豐富的外設：包含10位SAR ADC、兩個模擬比較器、電壓參考、可編程計數器陣列等，滿足各種應用需求。
• 低功耗設計：支持多種電源管理模式，如空閑模式和停止模式，可有效降低功耗。
• JTAG調試支持：提供非侵入式、全速的在線調試功能，無需額外的目標RAM、程序內存或通信通道。

2.2 產品選擇

C8051F018采用64引腳TQFP封裝，C8051F019采用48引腳TQFP封裝。用戶可以根據具體應用需求選擇合適的產品。

三、CIP - 51 CPU

3.1 完全兼容MCS - 51

C8051F018/9采用Silicon Labs的專有CIP - 51微控制器核心，與MCS - 51完全兼容。標準的803x/805x匯編器和編譯器可用于軟件開發(fā)，核心包含了標準8052的所有外設，如四個16位計數器/定時器、全雙工UART、256字節(jié)的內部RAM空間、128字節(jié)的特殊功能寄存器（SFR）地址空間和四個字節(jié)寬的I/O端口。

3.2 改進的吞吐量

CIP - 51采用流水線架構，與標準8051架構相比，顯著提高了指令吞吐量。在標準8051中，除MUL和DIV指令外，所有指令需要12或24個系統(tǒng)時鐘周期才能執(zhí)行，而CIP - 51核心能在一個或兩個系統(tǒng)時鐘周期內執(zhí)行70%的指令，最多只需八個系統(tǒng)時鐘周期就能執(zhí)行完所有指令。

3.3 額外特性

• 擴展中斷處理程序：提供21個中斷源，允許眾多模擬和數字外設中斷控制器，適用于多任務實時系統(tǒng)。
• 多種復位源：包括板載VDD監(jiān)視器、看門狗定時器、時鐘丟失檢測器、比較器0的電壓電平檢測、強制軟件復位、CNVSTR引腳和/RST引腳等。
• 靈活的時鐘源：內部可編程振蕩器和外部振蕩器可根據需要切換，適用于低功耗應用。

四、片上內存

4.1 程序內存

CIP - 51具有64KB的程序內存空間，其中16KB + 128字節(jié)實現為系統(tǒng)內可重編程的FLASH內存，組織成連續(xù)的塊，從地址0x0000到0x3FFF。512字節(jié)（0x3E00 - 0x3FFF）的內存保留給工廠使用，128字節(jié)塊位于地址0x8000 - 0x807F。

4.2 數據內存

CIP - 51實現了256字節(jié)的內部RAM，映射到數據內存空間從0x00到0xFF。較低的128字節(jié)用于通用寄存器和暫存內存，可通過直接或間接尋址訪問。較高的128字節(jié)只能通過間接尋址訪問。此外，C8051F018/9還在外部數據內存空間中有1024字節(jié)的RAM，可使用MOVX指令訪問。

4.3 通用寄存器

數據內存的前32字節(jié)（0x00 - 0x1F）可作為四個通用寄存器組，每個組由八個字節(jié)寬的寄存器R0 - R7組成。通過程序狀態(tài)字中的RS0和RS1位選擇活動寄存器組，方便在子程序和中斷服務程序中進行快速上下文切換。

4.4 位可尋址位置

數據內存中的16個位置（0x20 - 0x2F）既可以按字節(jié)尋址，也可以按位尋址，每個位都有一個從0x00到0x7F的位地址。

4.5 堆棧

程序員的堆棧可以位于256字節(jié)數據內存的任何位置，通過堆棧指針（SP）SFR指定。復位時，堆棧指針初始化為0x07。

五、JTAG調試與邊界掃描

C8051F018/9具有片上JTAG和調試電路，通過四引腳JTAG接口提供非侵入式、全速的在線調試功能。JTAG端口完全符合IEEE 1149.1標準，提供完整的邊界掃描功能，用于測試和制造目的。

5.1 調試功能

Silicon Labs的調試系統(tǒng)支持對內存和寄存器的檢查和修改、設置斷點、觀察點、單步執(zhí)行以及運行和暫停命令。在調試過程中，所有數字和模擬外設都能正常工作。

5.2 開發(fā)套件

C8051F015DK是一款開發(fā)套件，包含開發(fā)應用代碼和進行在線調試所需的所有硬件和軟件。套件包括帶有開發(fā)者工作室和調試器的軟件、集成的8051匯編器、RS - 232到JTAG協議轉換模塊（EC）、帶有C8051F015 MCU的目標應用板以及RS232和JTAG電纜、壁裝電源。

六、可編程數字I/O與交叉開關

6.1 標準8051端口

MCU提供標準的8051端口（P0、P1、P2和P3）。C8051F018引出了所有四個端口，C8051F019引出了P0和P1端口。未引出的端口仍可作為通用寄存器供軟件使用。

6.2 端口增強特性

每個端口I/O引腳可以配置為推挽或開漏輸出，并且可以全局禁用“弱上拉”，以實現低功耗應用的額外節(jié)能。

6.3 數字交叉開關

數字交叉開關是一個大型數字交換網絡，允許將內部數字系統(tǒng)資源映射到P0、P1和P2的端口I/O引腳。與標準復用數字I/O的微控制器不同，它支持所有功能組合。通過交叉開關控制寄存器，可以將計數器/定時器、串行總線、硬件中斷、ADC轉換啟動輸入、比較器輸出等數字信號配置到指定的端口I/O引腳。

七、可編程計數器陣列（PCA）

PCA是一個額外的片上可編程計數器/定時器陣列，由一個專用的16位計數器/定時器時基和5個可編程捕獲/比較模塊組成。時基的時鐘源可以從四個來源中選擇：系統(tǒng)時鐘除以12、系統(tǒng)時鐘除以4、定時器0溢出或外部時鐘輸入（ECI）。

7.1 捕獲/比較模塊

每個捕獲/比較模塊可以配置為四種模式之一：邊沿觸發(fā)捕獲、軟件定時器、高速輸出或脈沖寬度調制器。模塊的I/O和外部時鐘輸入通過數字交叉開關路由到MCU端口I/O。

7.2 PCA計數器/定時器

PCA計數器/定時器由兩個8位SFR（PCA0L和PCA0H）組成，通過PCA0MD寄存器中的CPS1和CPS0位選擇時基。當計數器/定時器溢出時，PCA0CN寄存器中的CF標志將被設置，并在啟用CF中斷時生成中斷請求。

八、串行端口

8.1 UART

UART是一個能夠進行異步傳輸的串行端口，支持全雙工模式。它具有相關的串行控制寄存器（SCON）和串行數據緩沖區(qū)（SBUF），可以生成中斷。UART提供四種操作模式，每種模式提供不同的波特率和通信協議。

8.2 SPI

SPI提供一個四線、全雙工的串行總線，支持多個從設備連接到主設備。主設備可以發(fā)起數據傳輸，最大數據傳輸速率為系統(tǒng)時鐘頻率的一半。SPI可以配置為主設備或從設備，支持多主設備環(huán)境。

8.3 SMBus/I2C

SMBus串行I/O接口符合系統(tǒng)管理總線規(guī)范1.1版，與I2C串行總線兼容。它是一個兩線、雙向串行總線，數據傳輸可以是從主發(fā)送器到尋址從接收器，也可以是從尋址從發(fā)送器到主接收器。支持多主設備仲裁和時鐘低擴展功能。

九、模擬外設

9.1 ADC

C8051F018/9具有片上10位SAR ADC，帶有9通道輸入多路復用器。ADC的最大吞吐量為100ksps，具有真正的10位精度，INL為±1LSB?？梢允褂脙炔?5ppm的電壓參考或通過VREF引腳使用外部參考。

9.2 比較器

MCU有兩個片上模擬電壓比較器，輸入可在封裝引腳上獲取，輸出可通過I/O交叉巴路由到封裝引腳。比較器的滯后可以通過軟件編程，輸出可以用于中斷或復位。

9.3 電壓參考

電壓參考電路由一個1.2V、15ppm/°C（典型）的帶隙電壓參考發(fā)生器和一個增益為2的輸出緩沖放大器組成。VREF引腳的參考電壓可以連接到系統(tǒng)中的外部設備，但最大負載不得超過200μA到AGND。

十、復位源

MCU有七種復位源，包括上電/掉電、外部/RST引腳、外部CNVSTR信號、軟件命令、比較器0、時鐘丟失檢測器和看門狗定時器。

10.1 上電復位

上電時，電源監(jiān)控器將MCU保持在復位狀態(tài)，直到VDD上升到VRST水平以上。復位結束后，PORSF標志將被設置。

10.2 軟件強制復位

向PORSF位寫入1可以強制進行上電復位。

10.3 掉電復位

當VDD下降到VRST以下時，電源監(jiān)控器將驅動/RST引腳低電平，使MCU進入復位狀態(tài)。

10.4 外部復位

外部/RST引腳可以用于強制MCU進入復位狀態(tài)。

10.5 時鐘丟失檢測器復位

如果系統(tǒng)時鐘消失超過100μs，時鐘丟失檢測器將超時并生成復位信號。

10.6 比較器0復位

比較器0可以配置為低電平有效復位輸入，當非反相輸入電壓低于反相輸入電壓時，MCU將進入復位狀態(tài)。

10.7 外部CNVSTR引腳復位

外部CNVSTR信號可以配置為低電平有效復位輸入。

10.8 看門狗定時器復位

看門狗定時器（WDT）可以強制MCU進入復位狀態(tài)，以防止系統(tǒng)失控。WDT可以通過軟件啟用、禁用或鎖定。

十一、振蕩器

MCU包括一個內部振蕩器和一個外部振蕩器驅動電路，兩者都可以生成系統(tǒng)時鐘。復位后，MCU從內部振蕩器啟動。內部振蕩器可以通過內部振蕩器控制寄存器（OSCICN）啟用、禁用和改變頻率。外部振蕩器需要一個外部諧振器、并行模式晶體、電容器或RC網絡連接到XTAL1/XTAL2引腳。

十二、總結

C8051F018/9混合信號MCU以其高性能的CIP - 51 CPU、豐富的外設、低功耗設計和強大的調試功能，為電子工程師提供了一個優(yōu)秀的解決方案。無論是工業(yè)控制、消費電子還是物聯網應用，C8051F018/9都能滿足各種需求。希望本文能幫助工程師更好地理解和應用這款MCU，在實際項目中發(fā)揮其最大價值。

你在使用C8051F018/9的過程中遇到過哪些問題？你對它的哪些特性最感興趣？歡迎在評論區(qū)分享你的經驗和想法。