浙江大學(xué)俞濱教授與香港理工大學(xué)柴揚(yáng)教授等團(tuán)隊(duì)使用賽恩科學(xué)儀器(SSI)的鎖相放大器OE1022對(duì)原子力顯微鏡(AFM)探針捕捉到的表面微小形變電壓信號(hào)進(jìn)行了深度解調(diào)，實(shí)現(xiàn)了打破紀(jì)錄的26mV超低設(shè)定(Set)電壓和4fW的極低待機(jī)功耗，同時(shí)保持了長(zhǎng)達(dá)10年以上的非易失性數(shù)據(jù)保持能力。

浙江大學(xué)俞濱教授與香港理工大學(xué)柴揚(yáng)教授等團(tuán)隊(duì)在綜合性學(xué)術(shù)期刊《The Innovation》上發(fā)表題為“Conductive dendrite engineering of single-crystalline two-dimensional dielectric memristors”的研究成果。該研究通過在單晶二維介電材料六方氮化硼(h-BN)中進(jìn)行導(dǎo)電樹枝晶工程，成功解決了憶阻器領(lǐng)域極具挑戰(zhàn)的“功耗-保持力(power-retention dilemma)”兩難問題。該器件實(shí)現(xiàn)了打破紀(jì)錄的26mV超低設(shè)定(Set)電壓和4fW的極低待機(jī)功耗，同時(shí)保持了長(zhǎng)達(dá)10年以上的非易失性數(shù)據(jù)保持能力。

在開發(fā)下一代超低功耗和存算一體架構(gòu)時(shí)，憶阻器是極具潛力的核心元器件。然而，現(xiàn)有的非易失性憶阻器普遍面臨一個(gè)根本性矛盾：降低功耗往往會(huì)犧牲數(shù)據(jù)的保持能力。這一痛點(diǎn)的物理根源在于，傳統(tǒng)非晶態(tài)阻變(RS)介質(zhì)中導(dǎo)電樹枝晶的形成和斷裂具有極大的隨機(jī)性。在低工作電壓或極小順從電流(Icc)的限制下，生成的細(xì)絲通道因具有極高的表面自由能而處于熱力學(xué)不穩(wěn)定狀態(tài)，極易自發(fā)溶解，導(dǎo)致器件表現(xiàn)出易失性行為，嚴(yán)重阻礙了器件尺寸與功耗的進(jìn)一步下探。

為了從根本上規(guī)避導(dǎo)電細(xì)絲的隨機(jī)生長(zhǎng)，研究團(tuán)隊(duì)摒棄了傳統(tǒng)的非晶材料，轉(zhuǎn)而采用單晶二維介電材料h-BN作為阻變層，并在其生長(zhǎng)過程中引入了可調(diào)控的單空位(SV)缺陷密度(n??)。在電場(chǎng)驅(qū)動(dòng)的化成(Forming)階段，這些空位傾向于遷移并形成垂直對(duì)齊的納米級(jí)通道。這種預(yù)設(shè)的垂直通道能夠像“陷阱”一樣有效捕獲遷移的銀(Ag)離子，嚴(yán)格限制了樹枝晶在橫向的無(wú)序蔓延。在低阻態(tài)(LRS)下，電子僅需在這些垂直約束通道內(nèi)的相鄰Ag納米團(tuán)簇之間進(jìn)行跳躍(hopping)導(dǎo)電，從而從物理機(jī)制上實(shí)現(xiàn)了導(dǎo)電路徑的最短化。

研究團(tuán)隊(duì)建立了一個(gè)緊湊的物理模型，將SV缺陷密度(n??)與憶阻器的工作電壓直接關(guān)聯(lián)。實(shí)驗(yàn)與模型模擬結(jié)果高度吻合：當(dāng)缺乏缺陷時(shí)，器件需要極高的化成電壓且細(xì)絲生長(zhǎng)隨機(jī);而缺陷過多(大于6.5×1013cm?2)則會(huì)導(dǎo)致形成無(wú)法約束Ag原子的龐大孔洞。只有在優(yōu)化的n??(約6.5×1013cm?2)下，器件才能形成尺寸極其受限的垂直細(xì)絲通道，使得Ag離子在極短的跳躍距離內(nèi)就能完成阻變轉(zhuǎn)換，極大地增強(qiáng)了局部電場(chǎng)，從而成倍降低了所需的外部驅(qū)動(dòng)電壓。

圖1.具有不同SV密度的h-BN憶阻器的阻變開關(guān)特性。

(A)具有可調(diào)SV密度的3×3um Ag/h-BN/Au憶阻器在化成(forming)過程中的I-V曲線。

(B-D) Icc為0.1mA時(shí)，具有不同SV密度的單晶h-BN的非易失性雙極性阻變行為。收集了100次連續(xù)的I-V曲線，并高亮顯示了代表性曲線。

(E和F)不同SV密度下set/reset電壓的統(tǒng)計(jì)分析。插圖顯示了nsv=6.5×1013cm-2時(shí)的set/reset電壓分布。

(G)100次連續(xù)直流(DC)I-V曲線中HRS和LRS電阻的總結(jié)，以及依賴于nsv的開關(guān)比。

(H)三種SV密度的h-BN憶阻器之間五個(gè)器件指標(biāo)的基準(zhǔn)比較圖。

圖2.單晶h-BN中的導(dǎo)電樹枝晶工程。

(A-C) nsv從2.0×1013cm-2到9.4×1013cm-2的h-BN憶阻器的SJEM圖像(有效器件面積為3×3um，比例尺代表500nm)及其對(duì)應(yīng)的高度輪廓曲線。

(D和E) nsv為2.0×1013cm-2和6.5×1013cm-2的單晶h-BN憶阻器中細(xì)絲路徑的示意圖。

(F) nsv大于9.4×1013cm-2時(shí)的細(xì)絲路徑示意圖，表明形成了大尺寸通道。

(G)在不同溫度下h-BN憶阻器(nsv=6.5×1013cm-2)的log(I)與T-1/4的關(guān)系圖。

(H)模擬的單晶h-BN憶阻器set/reset電壓與nsv的依賴關(guān)系。實(shí)驗(yàn)結(jié)果在曲線上標(biāo)出。

(I)LRS電阻與nsv之間的關(guān)系。實(shí)驗(yàn)結(jié)果在曲線上標(biāo)出。

圖3.非易失性h-BN基憶阻器(nsv=8.8×1013cm-2)中的超低工作電壓。

(A) Icc為0.1mA時(shí)，3×3um Ag/h-BN/Au非易失性憶阻器在80個(gè)連續(xù)周期中的代表性I-V特性。

(B)set和reset電壓的分位數(shù)-分位數(shù)(Quantile-quantile)圖。工作電壓的實(shí)驗(yàn)值與期望值一致，表明工作電壓呈正態(tài)分布。

(C)HRS和LRS的累積概率分布。

(D)h-BN憶阻器的耐久性性能。

(E)讀電壓為5mV時(shí)h-BN憶阻器的保持力性能。由五角星連接的虛線代表每100秒的憶阻器電阻，表明在測(cè)試期間阻變沒有損失。

(F)脈沖set/reset特征。施加0.4V的脈沖set電壓200ns后，憶阻器從HRS切換到LRS。

(G)亞450mV區(qū)域內(nèi)非易失性雙極性憶阻器的開關(guān)比與set電壓的基準(zhǔn)比較圖。

該單晶h-BN憶阻器展現(xiàn)出了極其卓越的綜合性能指標(biāo)。在優(yōu)化的缺陷密度下，器件的設(shè)定(Set)和復(fù)位(Reset)電壓分別低至創(chuàng)紀(jì)錄的26mV和-135mV。在維持超低驅(qū)動(dòng)電壓的同時(shí)，器件表現(xiàn)出出色的能量效率，每次狀態(tài)轉(zhuǎn)換僅消耗72pJ能量，待機(jī)功耗更是低至4fW。尤為難得的是，即使在10nA的極低順從電流下(單次轉(zhuǎn)換功耗僅900pW)，該器件依然能夠保持穩(wěn)定的非易失性和多阻態(tài)開關(guān)特性，開關(guān)比高達(dá)10?。

這項(xiàng)研究通過巧妙的晶體缺陷工程突破了材料學(xué)的底層限制，證明了單晶二維介電材料在調(diào)控細(xì)絲生長(zhǎng)動(dòng)力學(xué)方面的優(yōu)勢(shì)。其超低功耗與高穩(wěn)定性的完美結(jié)合，為未來(lái)開發(fā)超高密度存儲(chǔ)器、高能效神經(jīng)形態(tài)計(jì)算芯片、邊緣傳感陣列以及與現(xiàn)代CMOS工藝兼容的超低功耗物聯(lián)網(wǎng)(IoT)節(jié)點(diǎn)奠定了技術(shù)基礎(chǔ)。

審核編輯 黃宇