晶圓代龍頭大廠臺(tái)積電今天宣布，其5nm制程已正式進(jìn)入試產(chǎn)階段，并已在開放創(chuàng)新平臺(tái)下推出完整的5nm設(shè)計(jì)架構(gòu)，可協(xié)助客戶實(shí)現(xiàn)實(shí)現(xiàn)支持下一代高效能運(yùn)算應(yīng)用產(chǎn)品的5nm系統(tǒng)單芯片設(shè)計(jì)，主要目標(biāo)市場為5G與人工智能（AI）市場。

臺(tái)積電表示，相較7nm制程，5nm的微縮功能在Arm的Cortex-A72核心上能夠提供1.8倍的邏輯密度，性能可提升15%。此外，5nm制程將會(huì)完全采用極紫外光(EUV)微影技術(shù)，因此可帶來EUV技術(shù)提供的制程簡化效益。

臺(tái)積電指出，5nm制程能提供芯片設(shè)計(jì)業(yè)者全新等級(jí)的效能及功耗解決方案，支援下一代的高端移動(dòng)及高效能運(yùn)算需求的產(chǎn)品。

此外，臺(tái)積電還與益華(Cadence)、新思科技(Synopsys)、Mentor Graphics及ANSYS等EDA工具廠商合作，通過臺(tái)積電的開放創(chuàng)新平臺(tái)電子設(shè)計(jì)自動(dòng)化驗(yàn)證專案，可幫助客戶進(jìn)行全線電子設(shè)計(jì)自動(dòng)化工具的驗(yàn)證。

臺(tái)積電指出，5nm設(shè)計(jì)架構(gòu)包括5nm設(shè)計(jì)規(guī)則手冊(cè)、制程設(shè)計(jì)套件及通過硅晶驗(yàn)證的基礎(chǔ)與界面硅智財(cái)，并且全面支持通過驗(yàn)證的電子設(shè)計(jì)自動(dòng)化工具及設(shè)計(jì)流程。

臺(tái)積電研究發(fā)展與技術(shù)發(fā)展副總經(jīng)理侯永清表示，“在5nm世代，設(shè)計(jì)與制程需要密切的共同最佳化，臺(tái)積電與設(shè)計(jì)生態(tài)系統(tǒng)伙伴緊密合作，可確保在客戶需要時(shí)能提供經(jīng)由驗(yàn)證的硅智財(cái)組合與電子設(shè)計(jì)自動(dòng)化工具。”

目前全球7nm以下先進(jìn)制程賽場只剩下臺(tái)積電、三星以及英特爾。其中臺(tái)積電搶先進(jìn)入7nm制程，且支持基于EUV工藝的7nm加強(qiáng)版（7nm+）制程已經(jīng)按原計(jì)劃于3月底量產(chǎn)，全程采用EUV技術(shù)的5nm制程已經(jīng)進(jìn)入試產(chǎn)。

相比之下，目前英特爾10nm（相當(dāng)于臺(tái)積電7nm）仍未量產(chǎn)。而三星雖然去年底就宣布7nm EUV制程進(jìn)入量產(chǎn)，但到現(xiàn)在似乎仍未投入使用，三星最新的Exynos 9820也并未采用自家7nm EUV制程。根據(jù)預(yù)計(jì)可能要等到2020年初，三星的7nm EUV才會(huì)應(yīng)用。