《賽靈思中國通訊》雜志第 55 期的封面報道從系統(tǒng)層面向您詳細介紹了賽靈思最新推出的 16nm UltraScale+ FPGA、3D IC 產(chǎn)品系列及其第二代 Zynq 全可編程 SoC (Zynq UltraScale+ MPSoC)，以及如何實現(xiàn)相較于 28nm 7 系列器件高達 2 至 5 倍的性能功耗比的優(yōu)勢等內(nèi)容。

封面故事

Xilinx 16nm UltraScale+器件實現(xiàn)2至5倍的性能功耗比優(yōu)勢

臺積公司的16nm FinFET 工藝與賽靈思最新UltraRAM 和SmartConnect技術(shù)相結(jié)合，使賽靈思能夠

為市場提供超越摩爾定律的價值優(yōu)勢。

設(shè)計方法和應(yīng)用特性

60G毫米波回程鏈路隨時準備提升蜂窩網(wǎng)絡(luò)容量

基于賽靈思Zynq SoC的完整60GHz 雙向數(shù)據(jù)通信方案可提供小蜂窩回程市場所需的性能和靈活性。

MACsec IP核大幅提升數(shù)據(jù)中心安全性

數(shù)據(jù)中心設(shè)備設(shè)計人員將結(jié)合采用基于FPGA的內(nèi)核來提供安全的高性能以太網(wǎng)鏈路。

利用Xilinx Zynq SoC簡化您的“熱”測試

本文介紹一種使用Zynq SoC和賽靈思IP 核簡化高速光學收發(fā)器模塊熱測試的方法。

教你怎么做

雙管齊下，充分發(fā)揮Zynq SoC優(yōu)勢

利用賽靈思Zynq SoC 上的兩個ARM A9 內(nèi)核可以顯著提高您的系統(tǒng)性能。

如何將PetaLinux移植到XilinxFPGA上

用戶可輕松將這款高穩(wěn)健操作系統(tǒng)安裝到目標FPGA 平臺上，以供嵌入式設(shè)計項目使用。

嘗試通過算法重構(gòu)和Vivado HLS生成高效的處理流水線

通過用于重構(gòu)高級算法描述的簡單流程，就可以利用高層次綜合功能生成更高效的處理流水線。

新聞及近期活動

Xilinx聯(lián)盟計劃合作伙伴的最新技術(shù)