電子發(fā)燒友網(wǎng)>可編程邏輯>FPGA外設(shè)/外圍電路>
FPGA外設(shè)/外圍電路
電子發(fā)燒友網(wǎng)FPGA外設(shè)/外圍電路欄目提供全球最前沿最新fpga外圍電路，plc外圍電路，fpga電路等與FPGA設(shè)計所需的所有最新行業(yè)新聞、產(chǎn)品信息及技術(shù)熱點方案。
RK3576+紫光同創(chuàng)FPGA并口通信方案 基于DSMC/FlexBus并口的RK3576J與FPGA通信方案
為大家?guī)砘贒SMC/FlexBus并口的RK3576J與FPGA通信方案...
采用易靈思Ti60F100的Ti60F100I3評估板詳解
簡介? ?? TI60F100-DK是一款采用易靈思Ti60F100開發(fā)的評估板。 采用底板和核心板分離的方式來實現(xiàn)。單獨的核心板主要是考慮有客戶可能需要自己定制底板。 特性說明： （1）單TypeC usb不僅支持...
【FPGA】SRIO IP核系統(tǒng)總覽以及端口之Messaging Port介紹
消息傳遞端口是可選接口（消息也可以組合到I / O端口上，并使用Vivado集成設(shè)計環(huán)境（IDE）設(shè)置視為寫入事務(wù)）。單獨的Messaging端口遵循Initiator / Target樣式。...
等效時間采樣原理及基于FPGA的實現(xiàn)
經(jīng)常涉及對寬帶模擬信號進行數(shù)據(jù)采集和存儲，以便計算機進一步進行數(shù)據(jù)處理。為了對高速模擬信號進行不失真采集，根據(jù)奈奎斯特定理， 采樣頻率必須為信號頻率的2 倍以上，但在電阻抗多...
2023-09-15 標(biāo)簽：FPGAadc數(shù)據(jù)采集fifo等效時間采樣 2496
如何在FPGA上快速搭建以太網(wǎng)？
LWIP 是使用裸機設(shè)計以太網(wǎng)的良好起點，在此基礎(chǔ)上我們可以輕松調(diào)整軟件應(yīng)用程序以提供更詳細(xì)的應(yīng)用程序。LWIP Echo 服務(wù)器的使用首先使我們能夠確定底層硬件設(shè)計是否正確。...
FPGA數(shù)字圖像顯示原理與實現(xiàn)設(shè)計
視頻圖像經(jīng)過數(shù)十年的發(fā)展，已形成了一系列的規(guī)范，以VGA和HDMI為主的視頻圖像接口協(xié)議也得到定義與推廣。...
2023-09-06 標(biāo)簽：FPGA設(shè)計VGA編解碼芯片同步控制器Type-C接口 1289
采用單芯片加密設(shè)計流程的PolarFire FPGA器件
安全當(dāng)前已成為各垂直市場所有設(shè)計的當(dāng)務(wù)之急。今天，有進一步證據(jù)向系統(tǒng)架構(gòu)師和設(shè)計人員證明，使用Microchip Technology Inc.（美國微芯科技公司）的PolarFire? FPGA 可有力保障通信、工業(yè)、航空...
2023-09-05 標(biāo)簽：FPGA設(shè)計加速器單芯片DPA生成器 1689
?怎樣通過萊迪思Insights簡化FPGA設(shè)計和開發(fā)
人工智能和機器學(xué)習(xí)的持續(xù)發(fā)展正在重塑生活方式和工作場所，現(xiàn)在隨著基礎(chǔ)模型和生成式人工智能（AI）的出現(xiàn)，這種重塑更為明顯。...
2023-08-29 標(biāo)簽：人工智能嵌入式處理器機器學(xué)習(xí)FPGA芯片三態(tài)緩沖器 512
有什么技巧可以讓一硬件板成功呢？
做數(shù)字硬件的同學(xué)，可能有時候會因為一點小細(xì)節(jié)，導(dǎo)致板子總是這邊出點小錯，那邊出點小錯。...
EDA程序設(shè)計—出租車計費器
用EDA實訓(xùn)儀的I/O設(shè)備和FPGA實現(xiàn)出租車計費器的設(shè)計。...
2023-08-25 標(biāo)簽：FPGA設(shè)計led數(shù)碼管分頻器EDA設(shè)計計費器 2342
如何設(shè)計并實現(xiàn)一個基于FPGA的多功能信號發(fā)生器？
多功能信號發(fā)生器的原理框圖如圖所示。其中，CLKGEN是分頻器，提供的50MHz的主頻率進行分頻，以得到滿足多功能信號發(fā)生器設(shè)計需要的時鐘頻率。...
2023-08-25 標(biāo)簽：存儲器分頻器信號發(fā)生器EDA設(shè)計FPGA開發(fā)板 3174
如何實現(xiàn)一種EEPROM驅(qū)動設(shè)計？
EEPROM (Electrically Erasable Programmable read only memory)是指帶電可擦可編程只讀存儲器。...
2023-08-24 標(biāo)簽：FPGAFPGA設(shè)計存儲器存儲EEPROM存儲芯片只讀存儲器 1050
riscv的fpga實現(xiàn)案例 基于RISC－V加速器實現(xiàn)現(xiàn)場可編程門陣列 CNN異構(gòu)的控制方案
現(xiàn)場可編程門陣列（FPGA）具有低功耗、高性能和靈活性的特點。FPGA神經(jīng)網(wǎng)絡(luò)加速的研究正在興起，但大多數(shù)研究都基于國外的FPGA器件。為了改善國內(nèi)FPGA的現(xiàn)狀，提出了一種新型的卷積神經(jīng)網(wǎng)...
2023-08-21 標(biāo)簽：FPGA加速器神經(jīng)網(wǎng)絡(luò)cnnRISC-V 3187
SRAM型FPGA的抗輻照加固設(shè)計
讓一顆SRAM型FPGA在太空長期穩(wěn)定運行的難度，就類似練成獨孤九劍的難度。...
2023-08-15 標(biāo)簽：dsp觸發(fā)器SRAM存儲器FPGA開發(fā)板dff 5409
如何用FPGA XADC來獲取幾個模擬信號的信息呢？
Xilinx 7系列FPGA全系內(nèi)置了一個ADC，稱呼為XADC。...
2023-08-15 標(biāo)簽：控制器模擬器ADC采樣FPGA開發(fā)板XADC 1865
介紹一個使用FPGA做的開源示波器
其實用FPGA做的示波器有很多，開源的相對較少，我們今天就簡單介紹一個使用FPGA做的開源示波器：...
2023-08-14 標(biāo)簽：示波器DDR3緩沖器Linux系統(tǒng)FPGA開發(fā)板 1456
時鐘偏移對時序收斂有什么影響呢？
FPGA設(shè)計中的絕大部分電路為同步時序電路，其基本模型為“寄存器+組合邏輯+寄存器”。同步意味著時序路徑上的所有寄存器在時鐘信號的驅(qū)動下步調(diào)一致地運作。...
基于FPGA的cy7c68013a雙向通信教程
本教程是基于FPGA的cy7c68013a的USB雙向通信實驗。...
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
| 電機控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
| BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 無刷電機 | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
| 直流電機 | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
| 步進電機 | SPWM | 充電樁 | IPM | 機器視覺 | 無人機 | 三菱電機 | ST |
| 伺服電機 | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
| Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |
工商網(wǎng)監(jiān)