文章來源：學習那些事

原文作者：小陳婆婆

薄膜生長是集成電路制造的核心技術，涵蓋PVD、CVD、ALD及外延等路徑。隨技術節(jié)點演進，工藝持續(xù)提升薄膜均勻性、純度與覆蓋能力，支撐銅互連、高k柵介質及應變器件發(fā)展。未來將聚焦低溫沉積、三維結構適配與新材料集成，實現(xiàn)性能與可靠性的協(xié)同提升。

薄膜生長工藝發(fā)展歷程

薄膜生長作為采用物理或化學方法使物質附著于襯底材料表面的關鍵工藝，自20世紀60年代興起以來，始終是現(xiàn)代信息技術、電子、傳感器、光學及太陽能等領域的重要技術基石。在集成電路制造中，薄膜沉積技術依據(jù)工作原理主要劃分為物理氣相沉積、化學氣相沉積及外延生長三大體系，各體系隨技術代演進不斷突破工藝邊界。

早期微米技術代以多片式常壓化學氣相沉積設備為主，其腔室工作壓力約1atm，晶圓傳輸與工藝流程連續(xù)進行。隨著晶圓尺寸增大及IC技術代推進，單片單腔室工藝逐漸占據(jù)主導。至亞微米技術代，低壓化學氣相沉積設備憑借降低工作壓力的特性，顯著提升了薄膜均勻性與溝槽覆蓋填充能力，成為主流選擇。進入90nm節(jié)點后，等離子體增強化學氣相沉積設備通過等離子體輔助降低化學反應溫度，增強薄膜純度與密度，在介質絕緣層、半導體材料及金屬薄膜沉積中發(fā)揮關鍵作用。65nm技術代起，選擇性SiGe外延工藝在器件源區(qū)、漏區(qū)的應用，有效提升了PMOS空穴遷移率;而45nm節(jié)點后，為應對數(shù)納米級超薄膜沉積需求，原子層沉積工藝憑借其精準的膜厚控制與卓越均勻性被引入，成為高介電材料及金屬柵工藝的核心支撐。

物理氣相沉積領域，150nm晶圓時代以單片單腔室形式為主，濺射設備因薄膜均勻性、致密性、附著強度及純度優(yōu)勢逐步取代真空蒸鍍設備。隨著技術代發(fā)展，PVD設備需從單一平面薄膜制備向復雜三維結構覆蓋演進，推動腔室工作壓力從毫托級向亞毫托或數(shù)十毫托范圍調整，靶材至晶圓距離顯著增加，磁控濺射、射頻PVD及離子化PVD設備相繼發(fā)展。其中，直流與射頻混合電源的應用降低了入射粒子能量，減少器件損傷，此類離子化PVD腔室在銅互連及金屬柵沉積中廣泛應用。同時，輔助磁場、射頻電源及準直器的引入，結合基座加熱/冷卻、射頻負偏壓及反濺射功能，進一步提升了工藝靈活性。當前，離子化PVD腔室正與金屬化學氣相沉積、原子層沉積技術融合，形成多工藝腔室集成平臺，以應對復雜器件結構需求。

薄膜生長工藝分類

薄膜生長工藝作為集成電路制造的核心技術體系，涵蓋物理氣相沉積、化學氣相沉積、原子層沉積及外延生長四大技術路徑，各路徑隨技術節(jié)點演進持續(xù)突破工藝邊界，滿足先進器件對材料性能與結構復雜性的嚴苛要求。

物理氣相沉積(PVD)以濺射鍍膜為主導技術，通過真空蒸發(fā)、離子轟擊等物理過程實現(xiàn)薄膜沉積，廣泛應用于電極與金屬互連層制備。

在0.13μm銅互連時代，氮化鈦(TiN)、氮化鉭(TaN)等阻擋層材料通過反應濺射工藝實現(xiàn)——在氬氣(Ar)基礎上引入氮氣(N?)，使靶材Ti/Ta與N?反應生成化合物薄膜，有效抑制銅原子擴散。當前PVD技術已發(fā)展出直流、射頻、磁控三種主流濺射方式，其中磁控濺射憑借高離子化效率與低損傷特性，在銅互連、金屬柵等精細結構中占據(jù)優(yōu)勢。隨著多層金屬布線層數(shù)增加，PVD材料體系持續(xù)擴展，涵蓋Al-Si、Al-Cu、Ti、Ta、Co、WSi?等合金及化合物，同時設備真空度提升至1×10??~9×10??Torr量級，確保氣體純度與薄膜均勻性，并通過塵埃數(shù)量、電阻值、應力等參數(shù)精準調控工藝窗口。

化學氣相沉積(CVD)通過氣相反應物在襯底表面發(fā)生化學反應生成固態(tài)薄膜，廣泛應用于氧化物、氮化物、碳化物及多晶硅等材料沉積。

按壓力分類，常壓(APCVD)、亞常壓(SAPCVD)、低壓(LPCVD)各具特色——LPCVD通過降低工作壓力提升薄膜均勻性與溝槽填充能力，成為亞微米節(jié)點主流;按能量分類，等離子體增強(PECVD)、高密度等離子體(HDPCVD)、快速熱(RTCVD)及流動性(FCVD)等技術持續(xù)創(chuàng)新，其中FCVD憑借優(yōu)異的縫隙填充能力，在三維結構中展現(xiàn)獨特優(yōu)勢。典型反應如硅烷(SiH?)與氧氣(O?)生成SiO?，或與磷烷(PH?)、硼烷(B?H?)摻雜形成功能薄膜，反應源亦擴展至N?O、TEOS、WF?等，滿足不同介電常數(shù)、應力及擊穿電壓需求。選擇性外延技術如SiGe源漏外延，通過CVD在單晶襯底上延續(xù)晶格生長，提升PMOS空穴遷移率，成為65nm節(jié)點后關鍵工藝。

原子層沉積(ALD)以自限制單層生長機制為核心，通過交替脈沖前驅物實現(xiàn)原子級厚度控制與優(yōu)異臺階覆蓋率，成為高k柵介質、金屬柵、銅互連阻擋層等超薄膜層的首選技術。其自限制特性源于前驅物在襯底表面的化學吸附與反應飽和機制，確保每層沉積厚度精確至亞納米級。在FinFET、3D NAND等三維結構中，ALD憑借卓越的溝槽填充均勻性，支撐柵極側墻、高深寬比通孔等精細結構制備。隨著技術節(jié)點推進，ALD前驅物研發(fā)持續(xù)突破，如鉿基、鋯基高k材料前驅物優(yōu)化，以及金屬有機前驅物在金屬柵沉積中的應用，推動薄膜性能與工藝穩(wěn)定性同步提升。

外延工藝通過單晶襯底上生長有序單晶層，實現(xiàn)晶格匹配與缺陷控制，廣泛應用于硅外延片、嵌入式源漏、LED襯底等領域。固相外延通過離子注入后熱退火實現(xiàn)非晶層再結晶，恢復單晶結構;氣相外延以化學氣相外延(CVD外延)為主導，通過超凈腔體與低溫工藝(600~700℃)實現(xiàn)高質量單晶生長。外延硅層憑借高純度、低缺陷特性提升成品率，并通過厚度與摻雜濃度靈活設計優(yōu)化器件性能。嵌入式源漏外延通過鍺硅(SiGe)應力層引入，提升溝道載流子遷移率并降低寄生電阻，成為先進邏輯器件關鍵技術。隨著三維集成技術發(fā)展，外延工藝向三維外延、低溫外延等方向拓展，支撐新型器件結構創(chuàng)新。

面向未來，薄膜生長工藝持續(xù)向新材料適配、低溫工藝、三維結構覆蓋及界面性能控制方向演進。二維材料、超導材料等新興薄膜材料的沉積工藝研發(fā)加速，推動設備與工藝協(xié)同創(chuàng)新;熱預算限制趨嚴驅動低溫ALD、等離子體輔助CVD等技術突破;三維器件結構復雜化要求薄膜生長具備更高深寬比溝槽填充能力與膜厚控制精度;系統(tǒng)集成度提升與自動化控制技術進步，推動多工藝腔室集成平臺向智能化、模塊化方向發(fā)展，實現(xiàn)多材料、多工藝的協(xié)同優(yōu)化，最終在性能、成本與可靠性間取得平衡突破。