文章來源：半導(dǎo)體全解

原文作者：圓圓De圓

從打孔卡到納米芯片，存儲技術(shù)跨越三個世紀(jì)。本文系統(tǒng)回顧存儲器演進(jìn)史，詳解易失與非易失性存儲的分類邏輯，重點(diǎn)剖析現(xiàn)代科技“心臟”——DRAM。從1T1C單元結(jié)構(gòu)到讀寫刷新的電荷流轉(zhuǎn)機(jī)制，深度解碼海量數(shù)據(jù)如何在微觀電容中精準(zhǔn)定格。

存儲器發(fā)展過程

存儲技術(shù)的歷史可追溯到18世紀(jì)20年代，從最初的紙質(zhì)記錄到現(xiàn)代高度集成的半導(dǎo)體存儲器，存儲技術(shù)經(jīng)歷了數(shù)百年的演變，推動了計算機(jī)科學(xué)、通信技術(shù)及各類電子設(shè)備的飛速發(fā)展。

最初的信息存儲主要依賴于紙質(zhì)媒介，1725年，法國人布喬（Jacquard）發(fā)明了打孔卡，被認(rèn)為是最早的機(jī)械化信息存儲形式，標(biāo)志著數(shù)據(jù)存儲和處理從人工手段向機(jī)械化方式轉(zhuǎn)型。

隨著電子技術(shù)的發(fā)展，存儲器逐步從機(jī)械存儲轉(zhuǎn)向基于磁性媒介的磁存儲器。1928年，磁帶被發(fā)明并開始商用，標(biāo)志著磁性存儲時代的到來。此后不久，1932年，第一個磁鼓內(nèi)存被制造出來，其存儲容量為62.5千字，能夠被電子計算機(jī)進(jìn)行快速訪問，成為電子計算機(jī)存儲技術(shù)的初步嘗試之一。

1946年，世界上第一臺電子管計算機(jī)——ENIAC在美國賓夕法尼亞大學(xué)誕生。采用再生電容磁鼓存儲器存儲數(shù)據(jù)，與現(xiàn)代微型計算機(jī)相比，其體積和質(zhì)量都顯得十分巨大。

1956年，IBM公司發(fā)明了硬盤驅(qū)動器（Hard Disk Drive，HDD）成為磁性存儲器的重要突破。硬盤的出現(xiàn)顯著提高了存儲容量，并能更高效地進(jìn)行數(shù)據(jù)存取，廣泛應(yīng)用于計算機(jī)數(shù)據(jù)的存儲，取代了較為笨重的磁鼓內(nèi)存。

20世紀(jì)60年代末，光存儲技術(shù)開始嶄露頭角。1965年，世界上第一個只讀光盤存儲器（CD-ROM）誕生。光盤憑借較大的存儲容量及激光讀取技術(shù)，在數(shù)據(jù)存儲領(lǐng)域占據(jù)一席之地。與此同時，半導(dǎo)體存儲技術(shù)的發(fā)明引發(fā)了信息存儲領(lǐng)域的新一輪技術(shù)革命。

1966年，動態(tài)隨機(jī)存取存儲器問世，標(biāo)志著半導(dǎo)體存儲時代的到來。最初的DRAM存儲容量僅為1 kB，但隨著芯片的集成度的不斷提高，單位面積上的晶體管以及存儲電容的數(shù)量也在急劇的增加，現(xiàn)在的單顆裸片的存儲容量已經(jīng)達(dá)到了16 Gb以上。

與傳統(tǒng)的磁性存儲器相比，半導(dǎo)體存儲器在數(shù)據(jù)存取速度、容量、體積、耐用性以及能耗等多個方面表現(xiàn)出了更為突出的優(yōu)勢，推動了其在各類應(yīng)用中的普及。

下圖展示了常見存儲器的種類，包括磁性存儲器、光學(xué)存儲器、半導(dǎo)體存儲器以及它們的代表性產(chǎn)品。

半導(dǎo)體存儲器分類

根據(jù)掉電存儲信息是否會丟失，半導(dǎo)體存儲器大致可以分為兩大類，即非易失性存儲器（Non-volatile Memory, NVM）和易失性存儲器（Volatile Memory, VM）。

非易失性存儲器是當(dāng)外部的電源停止供電后，其存儲的數(shù)據(jù)信息還能長時間保持。與此相對，易失性存儲器是在外部電源斷開后，其存儲的數(shù)據(jù)信息會丟失，這意味著，要想保證數(shù)據(jù)信息的完整性，必須時刻對存儲器保持供電狀態(tài)。

非易失性存儲器主要指的是只讀存儲器（ROM）。為了滿足不同應(yīng)用場景的需求，只讀存儲器發(fā)展成若干不同的種類，具體包括：可編程只讀存儲器（PROM）、可抹除可編程只讀存儲器（EPROM）、電子式可抹除可編程只讀存儲器（EEPROM）和快閃存儲器（Flash memory），這些不同類型的非易失性存儲器在結(jié)構(gòu)設(shè)計、編程方式、擦除機(jī)制以及應(yīng)用領(lǐng)域方面各具特色。

其中，PROM是最基礎(chǔ)的可編程存儲器，出廠時為空白狀態(tài)，用戶可在使用前進(jìn)行一次性編程，數(shù)據(jù)一旦寫入便無法更改。因此，適用于存儲固定程序或參數(shù)配置等無需更新的場景。相比之下，EPROM進(jìn)一步提升了PROM的可用性，允許用戶在編程后通過紫外線照射方式擦除已寫入的數(shù)據(jù)信息，使得同一芯片可多次使用。然而，EPROM擦除過程緩慢且依賴專用設(shè)備，限制了其靈活性。為進(jìn)一步提升擦除和編程的便捷性，EEPROM應(yīng)運(yùn)而生。它通過施加高電場的方式移除浮柵中的電子，實(shí)現(xiàn)數(shù)據(jù)的擦除和重寫，支持多次擦除和編程。與EPROM相比，EEPROM在封裝時無需保留石英透明窗口，因此結(jié)構(gòu)更緊湊，同時，擦除數(shù)據(jù)的方式更加高效。

Flash Memory則是在EEPROM技術(shù)上的進(jìn)一步優(yōu)化和擴(kuò)展，廣泛應(yīng)用于現(xiàn)代電子產(chǎn)品中。它的工作原理與EEPROM類似，但采用了不同的存儲單元結(jié)構(gòu)和更高效的數(shù)據(jù)處理方式。EEPROM采用的是逐字節(jié)數(shù)據(jù)擦除的方式，而Flash Memory采用的是塊級擦除，即整塊存儲區(qū)域需要一起擦除才能重新寫入。這使得Flash Memory的寫入速度遠(yuǎn)高于EEPROM。

易失性存儲器通常指隨機(jī)存儲器（RAM），也稱為內(nèi)存。根據(jù)隨機(jī)存儲器在工作時是否需要不斷通電刷新保存的數(shù)據(jù)，可分為靜態(tài)隨機(jī)存取存儲器（SRAM）和動態(tài)隨機(jī)存取存儲器。所謂的靜態(tài)隨機(jī)存取存儲器，就是在其工作的時候，只要不斷電，存儲的數(shù)據(jù)就可以一直保持。相比之下，DRAM存儲的數(shù)據(jù)就需要定期的刷新。因為DRAM是將數(shù)據(jù)存儲在電容當(dāng)中，電容是非理想的，會存在介質(zhì)漏電，如果不定期的刷新，會導(dǎo)致存儲信息的丟失。與SRAM相比，DRAM存儲單元的結(jié)構(gòu)十分簡單，僅有一個晶體管和一個存儲電容構(gòu)成，而且成本較低，因此在許多領(lǐng)域得到廣泛的應(yīng)用，也成為集成電路市場中單品銷售額占比最高的芯片。

動態(tài)隨機(jī)存取存儲器

動態(tài)隨機(jī)存取存儲器作為當(dāng)前信息社會中最為關(guān)鍵的半導(dǎo)體存儲技術(shù)之一，已被廣泛應(yīng)用于人工智能、云計算、物聯(lián)網(wǎng)及高性能計算等諸多領(lǐng)域。隨著上述產(chǎn)業(yè)的迅猛發(fā)展，對高性能存儲器的需求呈現(xiàn)出指數(shù)級增長，特別是近年來，DRAM的市場需求已達(dá)前所未有的水平。與此同時，新興產(chǎn)業(yè)對存儲器的性能提出了更高的要求，尤其是在存儲容量、讀取速度和功耗等方面。

因此，為了適應(yīng)這些日益嚴(yán)苛的需求，DRAM芯片必須不斷沿著摩爾定律進(jìn)行迭代和升級，以提升其性能。除了在電路設(shè)計與系統(tǒng)架構(gòu)層面的優(yōu)化之外，關(guān)于DRAM器件層級的研究，尤其是針對存儲單元微縮與器件物理極限的探索，也成為當(dāng)前學(xué)術(shù)界與工業(yè)界關(guān)注的熱點(diǎn)。

DRAM器件的操作特性主要受到存儲電容的影響，因此，大多數(shù)關(guān)于DRAM器件的研究主要集中在如何實(shí)現(xiàn)存儲電容性能的增強(qiáng)，這也是研發(fā)人員重點(diǎn)研究的領(lǐng)域。

DRAM存儲器結(jié)構(gòu)

從功能上來看，DRAM芯片主要由存儲陣列區(qū)域（Memory Cell Array）和外圍電路區(qū)域（Peripheral Circuitry）兩大部分組成，這兩個區(qū)域各自有不同的特點(diǎn)和作用，共同支持DRAM存儲器的正常工作。

外圍電路區(qū)域是DRAM存儲器的輔助部分，負(fù)責(zé)對存儲陣列進(jìn)行控制、訪問、數(shù)據(jù)傳輸?shù)裙芾砉ぷ鳎瑸榇鎯﹃嚵械恼２僮魈峁┲С?。其涉及的功能包括地址選擇、數(shù)據(jù)讀寫、刷新、以及與系統(tǒng)其他部件的接口。

存儲陣列是DRAM存儲器的核心部分，負(fù)責(zé)實(shí)際的數(shù)據(jù)存儲。在每一次的數(shù)據(jù)讀寫過程中，外圍電路通過地址解碼和控制信號來選中存儲陣列中的特定單元，同時與存儲陣列中的存儲電容、字線、位線、靈敏放大電路等結(jié)構(gòu)相互配合來完成對數(shù)據(jù)的讀取和存儲。

存儲陣列和外圍電路兩者協(xié)同工作，使得DRAM存儲器具有大容量的同時，還能進(jìn)行高速、高效的數(shù)據(jù)操作。

DRAM存儲器內(nèi)部的基本結(jié)構(gòu)如下圖所示：

從物理結(jié)構(gòu)上來看，DRAM存儲器采用層層分級的設(shè)計結(jié)構(gòu)，如圖所示：

圖（a）展示了由8個DRAM芯片構(gòu)成的內(nèi)存條，其中，每個DRAM芯片都是由功能完整的Die通過封裝后得到。如圖（b）所示，每個Die又包含多個完全相同的Bank，所有的Bank都是可以獨(dú)立處理數(shù)據(jù)的單元。而每個Bank內(nèi)部又包含成千上萬個1T1C的基本單元，如圖（c）所示。以容量為1GB的DRAM存儲器來說，其至少包含10E9個1T1C基本單元，也就是10E9個電容器，每個電容器用于存儲1位二進(jìn)制數(shù)據(jù)信息。

DRAM存儲單元工作原理

下圖描繪了1T-1C DRAM存儲單元結(jié)構(gòu)，每個存儲單元由一個電容C和一個晶體管T組成。在該單元結(jié)構(gòu)中，二進(jìn)制信息（bit）以電荷的形式存儲在電容C上，電容C通過晶體管T連接到位線（Bit line, BL）。晶體管T充當(dāng)開關(guān)的作用，其柵極由垂直于位線的字線（Word line, WL）控制。因此，每個獨(dú)立的DRAM存儲單元可以經(jīng)由一根字線和一根位線進(jìn)行尋址。在存儲單元之外，還有一個與BL電路直接相連的重要結(jié)構(gòu)，即感應(yīng)放大器（SensingAmplifier, SA）。

感應(yīng)放大器通常包括一個交叉耦合的反相器電路，可以最大限度地提高信噪比，實(shí)現(xiàn)存儲的電荷信息與數(shù)字信息之間的轉(zhuǎn)換。

DRAM存儲器有三種基本工作模式，分別是寫入操作、保持操作（又叫刷新操作）和讀取操作。這三種操作是DRAM能夠正常存儲和提供數(shù)據(jù)的基礎(chǔ)。

其中保持操作是DRAM的重要特點(diǎn)之一，區(qū)別于基于晶體管存儲的靜態(tài)隨機(jī)存取存儲器。這主要是因為DRAM存儲器存儲單元中的晶體管和電容器都是非理想的，存在一定程度的漏電，必須通過定期刷新的方式確保電容上的電荷量始終處于一定的范圍。

為了應(yīng)對電容上的漏電問題，設(shè)計者們在存儲陣列的電路設(shè)計上進(jìn)行了一些創(chuàng)新。比如，讓極板（Plate, PL）電壓始終保持VBLH/2，這樣一來，電容器上的有效電壓實(shí)際是在±VBLH/2之間切換，而并非是在0V和VBLH之間切換，這能夠一定程度上減小電容介質(zhì)上所施加的電應(yīng)力，從而實(shí)現(xiàn)對電容器泄漏電流的改善。

所謂的寫入操作，就是將數(shù)據(jù)從數(shù)據(jù)總線寫入DRAM存儲電容的過程。

具體操作如下：首先，內(nèi)存控制器向DRAM芯片發(fā)送攜帶目標(biāo)存儲地址（行地址和列地址）以及待寫入的數(shù)據(jù)的命令，由行列譯碼器解碼地址信號，確定目標(biāo)存儲單元所在行和列。隨后，將位線BL預(yù)充電至高電壓VBLH或低電壓VBLL。

接著，向字線施加高電壓VWLH，使存取晶體管T導(dǎo)通。此時，位線將對存儲電容C充電或放電，從而實(shí)現(xiàn)將信息的寫入。

當(dāng)向晶體管T的柵極施加低電壓VWLL時，存儲電容C與位線BL斷開，信息將被保存在存儲電容C上。通過以上操作，DRAM存儲器實(shí)現(xiàn)了數(shù)據(jù)的動態(tài)寫入。

保持操作指的是DRAM存儲器在完成寫入或讀取操作后，繼續(xù)保持當(dāng)前的數(shù)據(jù)狀態(tài)，直至下一次操作。

正如前文所述，由于存取晶體管和存儲電容的非理想特性，隨著時間的推移，儲存的電荷信息會逐漸地丟失。因此，需要對DRAM存儲器進(jìn)行周期性的刷新。

刷新的具體操作如下：當(dāng)內(nèi)存控制器發(fā)出刷新命令后，芯片內(nèi)部的刷新計數(shù)器會生成一個待刷新的行地址，并把待刷新的行激活。

此時，目標(biāo)行的所有存儲單元被打開，電容中的電荷與位線電荷進(jìn)行分享，并導(dǎo)致位線電位發(fā)生微小變化。感應(yīng)放大器會快速讀取并放大位線電位變化，將其放大為邏輯高電平（1）或低電平（0）所對應(yīng)的電位。隨后，完成電容器中電荷的恢復(fù)。

刷新完成后，關(guān)閉當(dāng)前行并復(fù)位位線，為下一次刷新或正常讀寫請求做好準(zhǔn)備。與此同時，刷新計數(shù)器自動遞增，指向下一行的地址。這一過程循環(huán)往復(fù)，確保在規(guī)定的刷新周期內(nèi)（通常為64毫秒或32毫秒，與具體產(chǎn)品型號有關(guān)）完成所有行的刷新。每次刷新操作會占用數(shù)百納秒的時間，在這個期間DRAM無法響應(yīng)外部訪問請求，導(dǎo)致短暫的性能延遲。

讀取操作是將DRAM單元中存儲的數(shù)據(jù)從電容器中讀取并傳送到數(shù)據(jù)總線的過程。

具體操作如下：首先，將差分感應(yīng)放大器SA輸入端施加相等的信號VBLH/2，此刻觸發(fā)器處于亞穩(wěn)態(tài)。隨后，通過施加高電位VWLH打開所選擇的WL，使存儲電容C和相應(yīng)的位線BL連接。此時，電荷會在存儲電容C與位線電容CBL之間重新分配，導(dǎo)致有源BL上的電壓變化，而無源BL上的電壓仍保持在VBLH/2的預(yù)充電電平。

觸發(fā)器會根據(jù)有源BL上的電壓變化跳轉(zhuǎn)到穩(wěn)定狀態(tài)。如果存儲電容里的電荷為“0”，則有源BL上的電壓減小，低于VBLH/2，最終觸發(fā)器跳轉(zhuǎn)到穩(wěn)定狀態(tài)“0”。如果存儲電容上的電荷為“1”，則有源位線電壓增加，觸發(fā)器最終進(jìn)入“1”狀態(tài)。觸發(fā)器的狀態(tài)可以通過外圍邏輯電路讀取，從而實(shí)現(xiàn)DRAM單元中存儲信息的讀取。

DRAM單元的讀操作是一種破壞性的讀。因此，整個讀出過程中，存取晶體管T始終處于選通狀態(tài)，隨著觸發(fā)器擺動到穩(wěn)定狀態(tài)，存儲單元中的信息可以被重寫。

?