混合鍵合（Hybrid Bonding）工藝介紹

簡介：

所謂混合鍵合（hybrid bonding），指的是將兩片以上不相同的Wafer或Die通過金屬互連的混合鍵合工藝，來實(shí)現(xiàn)三維集成，在Hybrid Bonding前，2D，2.5D及3D封裝都是采用焊錫球凸點(diǎn)(solder bump)或微凸點(diǎn)（Micro bump）來實(shí)現(xiàn)芯片與基板，芯片與中介層(Interposer),芯片與芯片間的電連接。Solder bump/micro bump在制備工藝中都有植球的步驟，所植的球就是焊錫球（Solder bump），所以在Hybrid Bonding之前芯片間的連接都是靠焊錫球進(jìn)行連接。

當(dāng)然Solder bump是植在銅柱（Copper bump）上的。當(dāng)copper bump pitch小于10~20um時，焊錫球solder bump就變成了工藝難點(diǎn)及缺陷的主要來源。這時候就需要一種新的工藝來解決bump間距小于10微米芯片間鍵合的問題。

混合鍵合兩種常見的類型：

1.Wafer to Wafer (W2W)晶圓對晶圓：適合高良率的芯片，如CMOS、3D NAND。2.Die to Wafer (D2W) 芯片對晶圓：適合不同種類型芯片集成，如異構(gòu)集成。

W2W可以提供更高的對準(zhǔn)精度、吞吐量和鍵合良率。但一個主要限制是無法選擇已知的合格芯片（KGD）。這會導(dǎo)致將有缺陷的芯片粘合到好的芯片上，從而導(dǎo)致優(yōu)質(zhì)芯片的浪費(fèi)。W2W 的另一個缺點(diǎn)是兩片晶圓上芯片的尺寸必須一致，因此這限制了異構(gòu)集成選項(xiàng)的靈活性。所以，W2W適用于良率高的晶圓，通常是設(shè)計尺寸較小芯片，如CMOS 圖像傳感器、3D NAND。

D2W允許將不同尺寸、工藝節(jié)點(diǎn)的芯片（如邏輯芯片與存儲芯片）選擇性集成到同一晶圓上，從而支持異構(gòu)集成和定制化設(shè)計，避免了W2W因整片晶圓鍵合導(dǎo)致的良率損失問題（例如一片晶圓存在缺陷時，僅影響單個芯片而非整片）。此外，D2W可通過分步測試篩選合格芯片（KGD）再進(jìn)行鍵合，降低了整體成本。

這種特性使其在先進(jìn)封裝（如3D堆疊）中更具適應(yīng)性，尤其適用于需要整合多來源芯片的高性能計算場景。然而，D2W混合鍵合的技術(shù)實(shí)現(xiàn)難度更高，主要體現(xiàn)在亞微米級對準(zhǔn)精度和界面共面性控制兩大挑戰(zhàn)。

工藝流程：

混合鍵合結(jié)合了兩種不同的鍵合技術(shù)：介電鍵合和金屬互連。一般采用介電材料（通常是SiO?）與嵌入式銅(Cu)焊盤結(jié)合，通過形成電介質(zhì)鍵(dielectric bond)和金屬鍵(metal bond)實(shí)現(xiàn)兩個晶圓(wafers)或裸片(dies)之間建立永久電連接，而無需焊料凸塊。這種無凸塊方法通過減少信號損耗和改善熱管理來提高電氣性能 。

一．表面準(zhǔn)備：晶圓需經(jīng)過化學(xué)機(jī)械拋光/平坦化（CMP）和表面活化及清洗處理。混合鍵合層的表面光滑度非常關(guān)鍵。Hybrid Bonding界面處對任何類型的凹凸都可能會產(chǎn)生空洞和無效的鍵合，通常需要確保表面粗糙度（Ra）低于0.5nm。，銅焊盤為1nm。為了達(dá)到這種平滑度，需要進(jìn)行化學(xué)機(jī)械平坦化（CMP）。

CMP完成后，還需要進(jìn)行表面活化（Activation）等離子體處理：對SiO?表面進(jìn)行Ar、N?或O?等離子體處理，增加表面羥基（-OH）密度，增強(qiáng)親水性。銅表面可能需還原性等離子體（如H?）去除氧化層。

二．對位：晶圓或芯片的對準(zhǔn)需要在潔凈室（Class 1-10）中進(jìn)行，避免顆粒污染。經(jīng)過精確對準(zhǔn)，以確保金屬焊盤正確對應(yīng)，從而實(shí)現(xiàn)有效的電氣互連。

需要注意的是：由于鍵合過程涉及兩個非常光滑且平坦的表面齊平地鍵合在一起，因此鍵合界面對任何顆粒的存在都非常敏感；高度僅為1 微米的顆粒會導(dǎo)致直徑為10 毫米的粘合空隙，從而導(dǎo)致鍵合缺陷。

三．預(yù)鍵合：經(jīng)過對位之后晶圓或芯片間僅形成初始電介質(zhì)鍵，此時只是通過范德華力結(jié)合在一起，還需要在室溫或略高的溫度、在N?或真空環(huán)境下,配合一定的壓力，通過原子擴(kuò)散和機(jī)械互鎖形成牢固的鍵合。

南京屹立芯創(chuàng)擁有多項(xiàng)創(chuàng)新發(fā)明專利技術(shù)，設(shè)備可以通過在真空和升溫環(huán)境中對晶圓與芯片施加穩(wěn)定、均勻的壓力，讓芯片與晶圓之間更平坦化，實(shí)現(xiàn)晶圓或芯片間穩(wěn)定鍵合。

南京屹立芯創(chuàng)有著豐富的經(jīng)驗(yàn)和解決方式，致力于提高客戶產(chǎn)品的質(zhì)量及可靠度。公司的產(chǎn)品廣泛應(yīng)用于半導(dǎo)體封裝，電子組裝，5G通訊，新能源應(yīng)用，車用零件，航天模塊，生化檢測等各大科技領(lǐng)域。

四．鍵合后處理：初始鍵合后，還需要通過額外的熱處理來進(jìn)一步促進(jìn)銅向介電層擴(kuò)散，確保穩(wěn)固的互連，以此來增強(qiáng)鍵合強(qiáng)度和電氣性能。

混合鍵合應(yīng)用：

混合鍵合用于芯片的垂直（或3D）堆疊。混合鍵合的顯著特點(diǎn)是無凹凸。它從基于焊接的凸塊技術(shù)轉(zhuǎn)向直接的銅對銅連接。這意味著頂模和底模彼此齊平。兩個芯片都沒有凸塊，只有可以縮放到超細(xì)間距的銅焊盤。沒有焊料，因此避免了與焊料相關(guān)的問題。同時混合鍵合在電學(xué)性能方面也有獨(dú)特的優(yōu)勢，Hybrid Bonding信號丟失率幾乎可以忽略不計，這在高吞吐量，高性能計算領(lǐng)域優(yōu)勢明顯。

目前常見的應(yīng)用場景：

1.3D芯片堆疊：混合鍵合被廣泛應(yīng)用于處理器和內(nèi)存堆棧中，例如AMD的3D V-Cache技術(shù)和HBM高帶寬內(nèi)存的多層堆疊。通過混合鍵合，可以將CPU與額外緩存芯片緊密連接在一起，顯著提升系統(tǒng)性能；同時，在圖形處理單元（GPU）和高性能計算領(lǐng)域，將內(nèi)存芯片直接堆疊到邏輯芯片上，極大地提高了數(shù)據(jù)帶寬和訪問效率。

2.異構(gòu)集成：混合鍵合技術(shù)也促進(jìn)了異構(gòu)系統(tǒng)的集成，使得各種不同工藝節(jié)點(diǎn)制造的芯片可以有效地結(jié)合在一起，形成一個單一的高性能封裝體。例如，將射頻芯片、傳感器、處理器等多種類型的芯片整合在同一封裝內(nèi)，優(yōu)化了物聯(lián)網(wǎng)設(shè)備、智能手機(jī)和其他智能硬件的空間利用和整體性能。

3.圖像傳感器：混合鍵合在CMOS圖像傳感器(CIS)領(lǐng)域也有重要應(yīng)用，如背照式（BSI）傳感器和堆疊式傳感器等，其中底層的像素陣列通過混合鍵合技術(shù)與頂層的電路層相連，降低了光路損失并實(shí)現(xiàn)了更小型化的相機(jī)模組設(shè)計。

總結(jié)：

混合鍵合作為先進(jìn)封裝技術(shù)的核心組成部分，正逐漸成為推動半導(dǎo)體行業(yè)向三維集成發(fā)展的重要驅(qū)動力。從市場規(guī)模來看，當(dāng)前火爆的AI算力需求，推動混合鍵合技術(shù)市場正以顯著增速擴(kuò)張，其在高密度集成、低功耗傳輸上的優(yōu)勢使其成為3D封裝的關(guān)鍵技術(shù)。

文章中圖片引用請參考出處標(biāo)注

審核編輯 黃宇